http://intpc.ru/ ru Интерфейсы устройств хранения - Аппаратные интерфейсы ПК http://intpc.ru/yandexlogo.gif http://intpc.ru/ DataLife Engine http://intpc.ru/134-ustrojjstva-khranenija-dannykh.html Устройства хранения данных - накопители на магнитных дисках (гибких и жестких, фиксированных и сменяемых), оптические диски CD и DVD, ленточные и твердотельные - подключаются к компьютеру самыми разнообразными способами. Первые устройства хранения в ПК - накопители на гибких магнитных дисках (НГМД) - подключались интерфейсным кабелем-шлейфом к контроллеру, отделенному от самих устройств. Интерфейсы устройств хранения jcrush Mon, 29 Dec 2008 17:32:16 +0300 Устройства хранения данных - накопители на магнитных дисках (гибких и жестких, фиксированных и сменяемых), оптические диски CD и DVD, ленточные и твердотельные - подключаются к компьютеру самыми разнообразными способами. Первые устройства хранения в ПК - накопители на гибких магнитных дисках (НГМД) - подключались интерфейсным кабелем-шлейфом к контроллеру, отделенному от самих устройств. Этот специализированный интерфейс сохранился до сих пор, им подключают дисководы, требующие скорости передачи всего 500 Кбит/с (около 60 Кбайт/с). Скорость 1000 Кбит/с, требуемая для так и не распространившихся дисководов на 2,88 Мбайт, осталась невостребованной. К интерфейсу дисководов подключали и старые стриммеры (очень тихоходные). Аналогичный интерфейс поначалу использовался и для подключения винчестеров (так называемых MFM и RLL), по нему передавались «сырые» данные записи чтения с головок диска, правда, усиленные. Позже накопители слегка «интеллектуализировали», и появился (ненадолго) интерфейс дисков ESDI, обеспечивающий скорость передачи данных аж 1 Мбайт/с. Однако вскоре контроллер полностью переселился на само устройство, да еще и с собственной буферной памятью (сначала на один сектор, а потом объем стал стремительно расти), и из внешнего интерфейса устройства хранения ушла вся специфика, связанная с магнитной записью и воспроизведением данных. Так появились устройства с интерфейсом AT А, начавшим свою историю в 1988 г. и ставшим в наши дни самым распространенным. Для устройств, логически отличающихся от жестких дисков - оптических, магнитооптических, ленточных и любых других, - в 1996 г. была принята спецификация AT API. Это пакетное расширение интерфейса, которое позволяет передавать по шине АТА устройству блоки командной информации, структура которых была позаимствована из SCSI. Потолок скорости АТА - 100 Мбайт/с (Ultra DMA Mode 5). Интерфейс АТА имеет уже вполне видимую границу по адресации около 137 Гбайт, в AT API используется принятая в SCSI 32-битная адресация, позволяющая адресовать до 2 Тбайт (при 512-байт-ном блоке). Дальнейшее развитие интерфейса - Serial ATA; здесь повышается скорость обмена с устройством, решается проблема одновременной работы с несколькими устройствами, значительно расширяются возможности адресации.<br />Для устройств хранения используют и универсальные интерфейсы, первым конкурентом АТА является шина SCSI, как в парарельном варианте так и в последовательном (FCAL). Примерно при тех же скоростях обмена SCSI позволяет эффективно работать с несколькими устройствами на одной шине, которая во время выполнения команды с длительной фазой ожидания данных свободна для обмена с другими устройствами. В отличие от сугубо внутренней шины AT A, SCSI позволяет подключать и внешние устройства. Для внешних устройств хранения с успехом применяются и шины USB, реже Fire Wire, а также подключение к LPT-порту.<br /> http://intpc.ru/135-interfejjs-ngmd.html Накопители на гибких магнитных дисках (НГМД) подключаются к контроллеру через специальный стандартный интерфейс. Основные функции по управлению НГМД, а также кодирование-декодирование данных выполняет контроллер, расположенный на большинстве современных системных плат. Раньше контроллер часто выносили на специальную карту расширения («в компании» с интерфейсом НЖМД). На плате электроники, установленной на корпусе НГМД, расположены только схемы приводов двигателей, усилители-формирователи сигналов записи и считывания и формирователи сигналов от датчиков. Интерфейсы устройств хранения jcrush Mon, 29 Dec 2008 17:32:56 +0300 Накопители на гибких магнитных дисках (НГМД) подключаются к контроллеру через специальный стандартный интерфейс. Основные функции по управлению НГМД, а также кодирование-декодирование данных выполняет контроллер, расположенный на большинстве современных системных плат. Раньше контроллер часто выносили на специальную карту расширения («в компании» с интерфейсом НЖМД). На плате электроники, установленной на корпусе НГМД, расположены только схемы приводов двигателей, усилители-формирователи сигналов записи и считывания и формирователи сигналов от датчиков. http://intpc.ru/136-apparatnyjj-interfejjs.html Все сигналы интерфейса НГМД являются логическими с уровнями ТТЛ, активный уровень - низкий. Формирователи выходных сигналов накопителя имеют выход типа «открытый коллектор». Интерфейсы устройств хранения jcrush Mon, 29 Dec 2008 17:34:10 +0300 Все сигналы интерфейса НГМД являются логическими с уровнями ТТЛ, активный уровень - низкий. Формирователи выходных сигналов накопителя имеют выход типа «открытый коллектор». Интерфейс подразумевает наличие терминаторов - нагрузочных резисторов - для каждой сигнальной линии устройства. Теоретически их предполагалось включать только на последнем дисководе в шлейфе, практически же их никогда и не отключают. Современные трехдюймовые накопители используют «распределенный терминатор» - резисторы с относительно высоким сопротивлением (1-1,5 кОм), постоянно соединяющие входные линии интерфейса с шиной +5 В. Низкие частоты интерфейсных сигналов позволяют не задумываться о точности согласования импеданса шлейфа и сопротивления терминатора. Однако если на шлейфе стоят только старые 5"-накопители со снятыми терминаторами, они могут отказаться надежно работать (выходные линии с открытым коллектором останутся без нагрузки).<br />Логически интерфейс довольно прост. Для того чтобы заставить накопитель работать, его нужно выбрать сигналом Drive Sel и запустить мотор шпинделя сигналом Motor On. Для выборки накопитель имеет четыре сигнала DSO...DS3, но отзывается только на один из них, определенный установкой джамперов. Выбранный накопитель воспринимает управляющие сигналы от контроллера и передает кон-троллеру свои выходные сигналы. О том, что накопитель выбран, свидетельствует светодиодный индикатор на его лицевой панели.<br />Для перемещения головок на один шаг контроллер должен подать импульс Step; направление перемещения определяется уровнем сигнала Direction: при низком уровне (сигнал активен) перемещение происходит в сторону центра диска (номер трека увеличивается). Нулевой трек контроллер находит, перемещая головки от центра до появления сигнала Track 00. Выбор номера головки производится сигналом Side 1. Начало трека накопитель отмечает импульсом Index, который вырабатывается при прохождении индексного отверстия вращающейся дискеты мимо<br />датчика. Считываемые данные в закодированном (MFM) виде (но усиленные и сформированные в ТТЛ-сигнал) поступают от накопителя по линии Read Data. Для включения режима записи служит сигнал Write Gate, закодированные данные в цифровом виде поступают от контроллера по линии Write Data. Если установлена дискета, защищенная от записи, накопитель сообщит об этом сигналом Write Protect. Для снижения тока записи, которое требуется при работе накопителей HD с дискетами DD и QD, предназначен сигнал Reduce Write, его иное название - Low Current или FDHDIN. Для переключения головок на «вертикальную запись» (для дискет 2,88 Мбайт) служит сигнал FDEDIN. Оба эти сигнала вырабатываются контроллером, но для самого дисковода они дублируются сигналами от датчиков типа дискеты (сигнал FDEDIN необязателен, дисковод сам переключится по сигналу отдатчика). Некоторые модели дисководов позволяют изменить описанный способ работы датчиков типа дискеты, принятый для PC-совместимых ПК, - они могут быть отключены или выполнять информирование контроллера. Однако практически все кбн-троллеры сами управляют линиями интерфейса, соответствующими сигналам от этих датчиков. В этом управлении учитывается тип дисковода, описанный в CMOS Setup, и заказанный формат дискеты. Сигнал Reduce Write (низкий уровень) формируется контроллером при любом обращении к дисководу, описанному в CMOS как HD (High Density - высокая плотность, емкость 1,2 или 1,44 Мбайт), для работы с дискетами DD или QD (360 или 720 Кбайт). В некоторых контроллерах этот сигнал формировался, только когда контроллер настроен на скорость 300 Кбит/с (дискета 360/720 Кбайт в дисководе на 1,2 Мбайт). Такой контроллер может надежно форматировать и записывать дискеты 720 Кбайт в приводе на 1,44 Мбайт только при наличии правильно сконфигурированного датчика HD, иначе он все 3,5" дискеты будет записывать с высоким током записи, недопустимым для дискет QD.<br />Накопители HD при смене дискеты устанавливают сигнал Disk Changed, который сбрасывается после обращения к этому накопителю. Этот сигнал заслуживает особого внимания. Он имеется только у дисководов HD и ED (Extra High Density, малораспространенные дисководы на 2,88 Мбайт), причем способ использования этого контакта может определяться джамперами дисковода. В PC соответствующий джампер устанавливается в положение DC (Disk Change). Альтернативное использование этой линии - сигнализация готовности устройства, что может обозначаться как RY, RDY или SR, - для PC непригодно.<br />Заметим, что в интерфейсе нет никаких сигналов, прямо информирующих контрол-лер о готовности - наличии установленной дискеты. Контроллер может определить готовность, лишь выбрав накопитель и запустив мотор. Тогда отсутствие импульсов Index будет означать неготовность - нет дискеты или она не зафиксирована на шпинделе, или же не подключен дисковод (интерфейс или питание). Наличие дисковода контроллер может определить с помощью команды рекалибровки (см. ниже) - при ее выполнении дисковод должен подать сигнал TrackOO. Все НГМД, применяемые в PC, независимо от типа и размера имеют одинаковый интерфейс и унифицированные 34-контактные разъемы двух типов: с печатными двусторонними ламелями у устройств 5" и двухрядными штырьковыми контактами у устройств 3,5". Используемый в PC кабель-шлейф имеет перевернутый фрагмент из 7 проводов с номерами 10-16 (рис. 9.1). Этот поворот позволяет подключать к контроллеру одним шлейфом до двух НГМД, причем адрес накопителя.<br /><br />определяется его положением на шлейфе: для привода А: фрагмент перевернут, для В: - нет. Универсальный шлейф с пятью разъемами, изображенный на рисунке, позволяет подключать пару любых дисководов, которые должны располагаться в разных зонах шлейфа. Некоторые разъемы могут и отсутствовать, что сковывает свободу конфигурирования дисководов. В табл. 9.1 описан интерфейсный кабель с сигналами, приходящими на разные накопители. Направление сигналов (I/O - ввод-вывод) указано относительно контроллера.<br /> <br />Таблица 9.1. Кабель интерфейса НГМД<br /><br />Контроллер ДисководВ: ДИСКОВОДА:<br />Контакт1 Сигнал I/O Контакт1 Сигнал Контакт1 Сигнал<br />2 FDHDIN (Reduce Write) О 2 Low Current 2 Low Current<br />4 Резерв - 4 Резерв 4 Резерв<br />6 FDEDEIN - 6 FDEDIN (DS3) 6 FDEDIN (DS3)<br />8 Index I 8 Index 8 Index<br />10 Motor On A о 10 DSO 16 Motor2<br />12 Drive Sel 1 о 12 DS11 14 DS2<br />14 Drive Sel 0 о 14 DS2 12 DS11<br />16 Motor On В о 16 Motor2 10 DSO<br />18 Direction о 18 Direction 18 Direction<br />20 Step о 20 Step 20 Step<br />22 Write Data о 22 WData 22 Wdata<br />24 Write Gate о 24 WGate 24 Wgate<br />26 Track 00 I 26 ТВ 00 26 TROO<br />28 Write Protect 1 28 WProt 28 WProt<br />30 Read Data 1 30 RData 30 Rdata<br />32 Side l о 32 Sidel 32 Side l<br />343 Disk Changed 1 343 DC 34Э DC<br />1 Нечетные контакты 1 -33 - земля. Для дисководов 5" ключ между контактами 4-5 и 6-7.<br />2 Пара сигналов, обеспечивающая выборку FDD (Motor On А и Drive Sel 0 для дисковода А: и Motor On<br />В и Drive Sel 1 для дисковода В:). 3 Контакт 34 в XT не используется.<br /> <br /><br />Контроллер НГМД и интерфейсный кабель, принятый в PC, позволяют адресоваться к одному из двух накопителей и включать мотор сигналами Drive Sel 0 и Motor On А для накопителя А: и Drive Sel 1 и Motor On В для накопителя В:. При этом на обоих накопителях джамперы устанавливаются так, что они отзываются на сигнал DS 1 (контакт 12 разъема). Обычно джамперы на дисководе обозначаются DSO / DS1 / DS2 / DS3, и следует установить джампер DS1. Если джамперы обозначаются как DS1 / DS2 / DS3 / DS4, что встречается нечасто, то следует устано-вить DS2. Принятая система выборки позволяет все дисководы конфигурировать однотипно, а адрес задавать положением на шлейфе. В некоторых специфических клонах PC применяют иную систему выборки накопителей и «прямой» кабель-шлейф. При этом используется выборка устройства сигналом DS0, ко переключение выборки на эту линию некоторыми накопителями не поддерживается, в результате замена накопителей в этих «фирменных» машинах может стать хлопотным де-лом, особенно при отсутствии технической документации.<br /> http://intpc.ru/137-kontroller-ngmd.html Программное взаимодействие с НГМД производится через контроллер накопителей на гибких дисках FDC (Floppy Drive Controller), как правило, при участии контроллера DMA и прерываний. Интерфейсы устройств хранения jcrush Mon, 29 Dec 2008 17:35:29 +0300 Программное взаимодействие с НГМД производится через контроллер накопителей на гибких дисках FDC (Floppy Drive Controller), как правило, при участии контроллера DMA и прерываний. Программирование контроллера НГМД для выполнения операций с дискетами - довольно хлопотное занятие (см. [4,8,9]). Все функции, необходимые для использования НГМД в качестве устройств хранения данных, реализованы сервисами BIOS Int 13h (см. 12.8.1) и ОС. Игнорирование сервисов BIOS и даже ОС оправданно в основном лишь для нетривиальных задач типа работы с ключевыми дискетами и т. п.<br />Все контроллеры, применяемые в IBM PC, обеспечивают совместимость с «исторической» микросхемой контроллера NEC PD765, которая является аналогом i8272. Контроллер FDC А Т поддерживает два накопителя; он позволяет работать со скоростями передачи данных 250 Кбит/с (для работы с дискетами SD, DD и QD в старых дисководах 5"), 500 Кбит/с для плотности HD (1,2 и 1,44 Мбайт), а также 300 Кбит/с для работы с дискетами SD, DD и QD в приводах HD 5". Современные контроллеры, поддерживающие накопители ED (2,88 Мбайт), должны обеспечивать и скорость 1000 Кбит/с. Режимы контроллеров, соответствующие скоростям 250/300,500 и 1000 Кбит/с, обозначаются соответственно 1М, 2М и 4М. В режиме 1М на одном треке умещается 9 секторов (по 512 байт); для этого при частоте вращения 300 об/мин требуется скорость 250 Кбит/с, а при 360 об/мин -300 Кбит/с. В режиме 2М при частоте вращения 300 об/мин (у дисководов HD 3,5") на одном треке умещается 18 секторов, а при частоте вращения 360 об/мин (у дис-ководов HD 5") - 15 секторов. Режим 4М, похоже, так и останется невостребованным. Выбор скорости задает частоту синхронизации при записи и форматировании, а также настраивает цепи Ф АПЧ сепаратора данных контроллера. Сепаратор данных способен устойчиво выделять данные и синхросигнал из сигнала, принятого с головки, лишь при небольших (порядка ±10 %) отклонениях скорости от номинала, поэтому скорость должна быть правильно выбрана для всех операций обмена данными с диском.<br /> <br />В карте ресурсов AT имеется место под два контроллера НГМД:<br />- FDC АТ#1 (стандартный или основной) занимает порты с адресами 3FOh-<br />3F7h (как и FDC XT);<br />- FDC AT#2 (дополнительный) занимает порты с адресами 370h-377h.<br />Контроллеры вырабатывают запрос аппаратного прерывания IRQ6 (BIOS I n t 0E h) по окончании выполнения внутренних операций. Для обмена данными может использоваться канал DMA2. Назначение регистров контроллера приведено в табл. 9.2.<br />Адрес регистра состояния FDC 3F7 (377) совпадает с адресом регистра HDC (давно неиспользуемого), в связи с чем раздельная работа FDC и HDC, расположенных на разных платах, проблематична. В нормальном (не диагностическом) режиме из этого регистра интерес представляет только бит 7 - признак смены носителя.<br />Таблица 9.2. Регистры контроллера НГМД Адрес Назначение (R - чтение, W - запись)<br />3F2 (372) RW: DOR (Digital Output Register) - регистр управления: биты [4:7] - включение моторов А, В, С, D: 1 - включен; бит 3:1- разрешение использования DMA2 и IRQ6; бит 2:0 - сброс, 1 - разрешение контроллера; биты [1:0] - номер выбранного привода 0-3. В AT биты 6,7 и 1 не используются<br />3F3 (373) RW: TDR (Tape Drive Register) - регистр стриммера: биты [1:0]- номер устройства, которому соответствует стриммер. По сбросу устанавливается 00, но это означает отсутствие стриммера (вместо дисковода А: стиммер не поставить)<br />3F4 (374) R: MSR (Main State Register) - главный регистр состояния: бит 7 (DQM) - запрос: 1 - готов к приему/передаче байта; бит 6 (DIO) - направление данных: 1 - FDC -> CPU; бит 5 (NON DMA) - использование DMA: 1 - DMA не используется; БИТ4(CMDBSY): 1 - контроллер занят выполнением команды; биты [0:3] - привод А:, В:, С:, D: занят (в AT используются только биты 0,1)<br />3F4 (374)1 W: DSR (Datarate Select Register) - регистр выбора скорости: бит 7:1 - сброс<br />контроллера (обнуляется автоматически); бит 6:1 - отключение питания контроллера; бит 5:1 - разрешение внешней ФАПЧ (должен быть 0); биты [4:2] - выбор времени предкомпенсации записи (000 - предкомпенсация по умолчанию); биты [1:0] - скорость обмена (00 - 500Кбит/с,01 - 300 Кбит/с, 10 -250 Кбит/с, 11 -1 Мбит/с)<br />3F5 (375) RW: DR (Data Register) - регистр команд/данных<br />3F7 (377) W: CCR (Configuration Control Register) - регистр параметров контроллера (AT): биты [7:2] - не используются; биты [1:0]- скорость обмена (00 - 500 Кбит/с, 01-300 Кбит/с, 10 - 250 Кбит/с, 11-1 Мбит/с)<br />3F7 (377) R: DIR (Digital Input Register) - регистр состояния (только в AT): бит 7:1 =смена носителя (чтение инвертированной линии DC); биты [6:0] - не используются, при чтении не выводятся на шину данных<br />1 Регистр DSR обеспечивает совместимость с контроллером 18272; в современных контроллерах НГМД на АТ-совместимых компьютерах вместо него используют CCR, поскольку требуется только задание скорости.<br />Контроллер НГМД может быть использован и для работы со стриммерами; специально для этого в контроллере имеется регистр TDR (Tape Drive Register), пара младших битов которого задает номер устройства, которому соответствует стриммер (для него иначе настраиваются цепи ФАПЧ сепаратора данных).<br /> <br /><br />Все операции с дискетами выполняются по командам, посылаемым хостом в регистр DR (3F5) согласно состоянию битов регистра MSR (3F4). Запись байта команды или данных в регистр DR разрешается лишь при текущем значении MSR=10xxxxxxb, чтение - при MSR=llxxxxxxb. Для записи/чтения этого регистра приходится использовать отдельные подпрограммы, не только дожидающиеся разрешающих значений MSR, но и имеющие аварийный выход по тайм-ауту. Хост также выполняет запись в регистр DOR (3F2) для запуска/останова дисковода, а также в CCR (3F7) или DSR (3F4) для выбора скорости передачи данных. В операциях обмена данными с дискетами обычно участвует контроллер DMA, и он должен быть своевременно проинициализирован. Сигнал ТС (завершение цикла DMA) используется как признак завершения фазы данных. В общем виде процедура обмена данными состоит из следующих шагов.<br />1. Запуск мотора и выбор дисковода (записью в регистр DOR).<br />2. Установка скорости (записью в регистр CCR).<br />3. Выполнение команды рекалибровки.<br />4. Ожидание раскрутки двигателя (если мотор работает еще менее 0,5 с).<br />5. Позиционирование головки на требуемый цилиндр.<br />6. Инициализация контроллера DMA.<br />7. Посылка команды чтения/записи.<br />8. Ожидание прерывания от контроллера. Прерывание произойдет, когда завер<br />шится фаза исполнения, во время которой контроллер обычно обменивается<br />данными с хостом. Если за определенное время прерывание не получено, фик<br />сируется неудачная попытка обращения с ошибкой тайм-аута.<br />9. По прерыванию от контроллера считываются байты результата, и если ошибок<br />нет, на этом обмен успешно завершается. Если есть ошибки, то снова переходят<br />на шаг инициализации DMA и далее повторяют команду чтения/записи. Если за несколько (3) раз успех не достигается, то выполняется рекалибровка, затем инициализация DMA и повторные попытки чтения/записи. Если успех не достигается и после нескольких рекалибровок, обмен прекращается аварийно.<br />Помимо описанного механизма имеется механизм автоматического выключения<br />мотора НГМД, если к нему долго нет обращения. Для этого в фиксированном<br />месте ОЗУ (BIOS Data Area, ячейка 0:0440) имеется счетчик времени работы мотора НГМД и адрес дисковода (в позиционном коде), мотор которого включен (0:043F). При каждом обращении к дискете (когда в регистре DOR устанавливается бит включения мотора) в счетчик времени заносится константа, соответствующая выдержке на отключение (по умолчанию - 2 с). Обработчик аппаратного прерывания от таймера IRQ0 (BIOS Int 08h)c интервалом около 55 мс декрементирует счетчик времени и По его обнулению отключает мотор (записью в регистр DOR). Таким образом, если в течение заданного интервала нет обращений, мотор автоматически выключается. Конечно, это работает, лишь когда BIOS отрабатывает аппаратные прерывания от таймера, так что не отключающийся мотор дисковода может быть косвенным признаком «зависания» компьютера.<br /> <br /><br />Исполнение каждой команды имеет три фазы.<br />1. Фаза команды. Контроллер устанавливает биты DQM=1 и DIO-0, что является приглашением к вводу команды. В регистр DR посылается байт команды, после которого посылаются байты параметров в строго предписанном порядке. На прием каждого байта контроллер отзывается обнулением DQM на время обработки. После получения последнего требуемого байта DQM остается обнуленным и контроллер переходит в фазу исполнения. В качестве параметров фигурируют номер цилиндра С, номер головки Н, номер сектора R, код размера N или длина поля данных сектора DTL, номер последнего сектора на треке EOT, число секторов SC, длительность зазоров GPL и некоторые другие данные.<br />2. Фаза исполнения требует передачи данных от хоста к контроллеру или обратно,<br />передача может происходить как в режиме DMA, так и чисто программно (РЮ). В режиме DMA обмен выполняется по сигналам DRQ и DACK# используемого канала. Если DMA не используется, то запросом на передачу является бит DQM и сигнал прерывания. По окончании фазы вырабатывается сигнал прерывания (и его признак в регистре ST0), и контроллер переходит в фазу результата.<br />3. В фазе результата DQM=1 и 010=1, хост должен считать байты результата из DR, после чего биты установятся в значение DQM=1 и 010=0, что соответствует переходу в фазу приема команды.<br />С момента получения команды и до окончания фазы результата в регистре MSR бит СМО BSY=1. Контроллер всегда можно принудительно сбросить (перевести в начало фазы команды) записью в регистр DOR или DSR. Если контроллер получит неподдерживаемую команду, он сразу выставит DQM=1 и 010=1, что является указанием на необходимость чтения DR. Хост должен прочитать из DR код состояния, в котором будет значение 80h (недопустимая команда).<br />В современных контроллерах НГМД имеется буфер FIFO глубиной 16 байт, работающий при передаче данных (но не команд и параметров) через регистр DR; в «историческом» контроллере 18272 буфера FIFO не было. Логика общения с регистром DR остается той же. Буфер должен быть своевременно обслужен, чтобы не происходило его переполнения или опустошения. Логика буфера устанавливает запрос данных так, чтобы не отвлекать хост «по пустякам». При чтении из DR запрос устанавливается, когда в буфере имеется (16-яорог) байтов или же считан последний байт сектора. При записи в OR запрос первоначально устанавливается и удерживается до заполнения буфера, впоследствии он устанавливается снова, когда в буфере остается порог байтов. Переход в фазу результата происходит, когда завершается обмен хоста с DR и буфер опустошается. Общение с регистром DR при записи команд и параметров должно выполняться согласно значениям старших битов регистра MSR (буфер FIFO при этом не используется).<br /> http://intpc.ru/138-interfejjs-ataatapi-ide.html Интерфейс ATA (AT Attachment for Disk Drives) разрабатывался в 1986-1990 гг. для подключения накопителей на жестких магнитных дисках к компьютерам IBM PC AT с шиной ISA. Интерфейсы устройств хранения jcrush Mon, 29 Dec 2008 17:46:07 +0300 Интерфейс ATA (AT Attachment for Disk Drives) разрабатывался в 1986-1990 гг. для подключения накопителей на жестких магнитных дисках к компьютерам IBM PC AT с шиной ISA. Стандарт, выработанный комитетом ХЗТ10, определяет набор регистров устройств и назначение сигналов 40-контактного интерфейсного разъема. Интерфейс появился в результате переноса стандартного (для PC/AT) контроллера жесткого диска ближе к накопителю, то есть создания устройств со встроенным контроллером - IDE (Integrated Drive Electronics). Стандартный контроллер AT позволял подключать до двух накопителей, что в интерфейсе АТА означает параллельное подключение контроллеров двух устройств. В специфика-ции АТА фигурируют следующие компоненты.<br />- Хост-адаптер - средства сопряжения интерфейса АТА с шиной компьютера.<br />Хостом мы будем называть компьютер с хост-адаптером интерфейса АТА.<br />Хост-контроллер - более развитый вариант хост-адаптера.<br />- Ведущее устройство (Master) - ПУ, в спецификации АТА официально называемое Device-О (устройство 0).<br />- Ведомое устройство (Slave) - ПУ, в спецификации официально называемое Device-1 (устройство 1).<br />Хост-адаптер и устройства объединяются кабелем-шлейфом, соединяющим параллельно одноименные контакты интерфейсных разъемов. Регистры обоих контроллеров оказываются расположенными в одних и тех же областях пространства ввода-вывода. Для выбора устройства, исполняющего текущую команду, используется бит выбора накопителя (DEV) в регистре номера устройства и головки (drive/head register). Если бит DEV4), выбрано ведущее устройство, если DEV=1 - ведомое. Запись в этот регистр воспринимается сразу обоими устройствами, на обращения к остальным регистрам реагирует только выбранное. Достаточно универсальный набор сигналов позволяет подключать любое устройство со встроенным контроллером, которому в пространстве портов ввода-вывода достаточно того же набора регистров, способное поддержать режим выбора устройства через вышеупомянутый бит. Принятая система команд и регистров, являющаяся частью спецификации АТА, ориентирована на блочный обмен данными с устрой-ствами прямого доступа. Для иных устройств существует спецификация AT API, основанная на тех же аппаратных средствах, но позволяющая обмениваться пакетами управляющей информации (Package Interface, PI). Структура и наполнение пакетов позаимствованы из универсального интерфейса SCSI. Пакетный интерфейс позволяет расширить границы применения шины АТА.<br />Адресация в АТА имеет «дисковые корни»: для накопителей изначально указывали адрес цилиндра (cylinder), головки (head) и сектора (sector) - так называемая трехмерная адресация CHS. Сначала эта адресация точно соответствовала реальной геометрии - физически сектор действительно находился по указанному адресу. Позже по ряду причин диски АТА стали описывать внешней геометрией, отличающейся от реальной внутренней (например, разные зоны треков имеют разное число секторов, причем часть секторов может резервироваться на случай замены дефектных). При этом одно и то же устройство может иметь различную внешнюю геометрию. Преобразование адресов в реальные выполняется встроенным контроллером устройства. В системе CHS устройство АТА позволяет адресовать до 267 386 880 (65 536x16x255) секторов (блоков), что при размере сектора в 512 байт дает 136 902 082 560 байт (около 137 Гбайт). Позже пришли к линейной<br />адресации логических блоков LBA (Logical Block Addressing), где адрес блока (сектора) определяется 28-битным числом, что позволяет адресовать до 268 435 455 (228) блоков (немного больше, чем в CHS). Для устройств AT А, поддерживающих и CHS, и LBA, режим адресации определяется для каждой команды битом L (бит 6) регистра D/H; режимы могут чередоваться произвольным образом. Устройства ATAPI используют принятую в SCSI 32-битную логическую адресацию, позволя-ющую адресовать до 2 Тбайт (при 512-байтном блоке).<br />Если к шине АТА подключено одно устройство, оно должно быть ведущим. Если подключены два устройства, одно должно быть ведущим, другое - ведомым. О своей роли (ведущее или ведомое) устройства «узнают» с помощью предварительно установленных конфигурационных джамперов. Если применяется «кабельная выборка» (см. ниже), роль устройства определяется его положением на специальном ленточном кабеле. Оба устройства воспринимают команды от хост-адаптера одновременно. Однако исполнять команду будет лишь выбранное устройство. Выводить выходные сигналы на шину АТА имеет право только выбранное устройство. Такая система подразумевает, что, начав операцию обмена с одним из устройств, хост-адаптер не может переключиться на обслуживание другого до завершения начатой операции. Параллельно могут работать только устройства IDE, подключаемые к разным шинам (каналам) АТА. Спецификация АТА-4 определяет способ обхода этого ограничения, но эту возможность используют редко.<br />Для устройств IDE существует несколько разновидностей интерфейса.<br />- АТА, он же AT-BUS, - 16-битный интерфейс подключения к шине компьютера AT. Наиболее распространенный 40-проводный сигнальный и 4-проводный питающий интерфейс для подключения дисковых накопителей к компьютерам AT. Для миниатюрных (2,5" и менее) накопителей используют 44-проводный кабель, по которому передается и питание.<br />- PC Card ATA - 16-битный интерфейс с 68-контактным разъемом PC Card<br />(PCMCIA) для подключения к блокнотным PC. XT IDE (8 бит), он же XT-BUS, - 40-проводный интерфейс, похожий на АТА, но несовместимый с ним.<br />- MCA IDE (16 бит) - 72-проводный интерфейс, предназначенный специально для шины и накопителей PS/2.<br />- АТА-2 - расширенная спецификация АТА. Включает 2 канала, 4 устройства, PIO Mode 3, Multiword DMA Mode 1, Block mode, объем диска до 8 Гбайт, поддержка LBA и CHS.<br />- Fast АТА-2 разрешает использовать Multiword DMA Mode 2 (13,3 Мбайт/с), PIO Mode 4.<br />- АТА-3 - расширение АТА-2. Включает средства парольной защиты, улучшенного управления питанием, самотестирования с предупреждением приближения отказа - SMART (Self Monitoring Analysis and Report Technology).<br />- ATA/ATAPI-4 - расширение АТА-3, включающее режим Ultra DMA со скоростью обмена до 33 Мбайт/с и пакетный интерфейс ATAPI. Появляется поддержка очередей и возможность перекрытия команд.<br /> <br />- ATA/ATAPI-5 - ревизия ATA/ATAPI-4: удаляются устаревшие команды<br />и биты, добавляются новые возможности защиты и управления энергопотреб<br />лением. Включает режим Ultra DMA со скоростью обмена до 66 Мбайт/с.<br />- ATA/ATAPI-6 - дополнения к ATA/ATAPI-5: потоковое расширение для чтения/записи аудио- и видеоданных, управление акустическим шумом, режим Ultra DMA со скоростью обмена до 100 Мбайт/с.<br />- Serial ATA - последовательный интерфейс.<br />- E-IDE (Enhanced IDE) - расширенный интерфейс, введенный фирмой Western Digital. Реализуется в адаптерах для шин PCI и VLB. Позволяет подключать до 4 устройств (к двум каналам), включая CD-ROM и стриммеры (ATAPI). Поддерживает РЮ Mode 3, Multiword DMA Mode 1, объем диска до 8 Гбайт, LBA и CHS. С аппаратной точки зрения практически полностью соответствует спецификации АТА-2.<br />Устройства ATA IDE, E-IDE, АТА-2, Fast АТА-2, АТА-3^ ATA/ATAPI-4, ATA/ ATAPI-5 и ATA/ATAPI-6 электрически совместимы. Степень логической совместимости достаточно высока (все базовые возможности АТА доступны). Однако для полного использования всех расширений необходимо соответствие спецификаций устройств, хост-адаптера и его ПО.<br />Разработкой спецификаций ATA/ATAPI занимается технический комитет Т13 американского Национального Комитета но стандартизации в области информационных технологий (NCITS). Разработанные им спецификации оформляются в виде стандартов ANSI. Спецификация ATA/ATAPI-6 объявлена последней версией параллельного интерфейса АТА, за которой следует последовательный интерфейс Serial ATA.<br /> http://intpc.ru/139-parallelnyjj-interfejjs-ata.html Параллельный интерфейс АТА представляет собой шину, в которой все сигналы соответствуют стандартной логике ТТЛ Интерфейсы устройств хранения jcrush Mon, 29 Dec 2008 19:34:26 +0300 Параллельный интерфейс АТА представляет собой шину, в которой все сигналы соответствуют стандартной логике ТТЛ:<br />- высокий уровень выходного сигнала не ниже 2,4 В (при токе до 400 мкА, сигнал DMARQ - до 500 мкА), низкий уровень не выше 0,5 В (при токе 4 мА, для линии DASP ради совместимости со старыми устройствами - 12 мА);<br />- высокий уровень входного сигнала не ниже 2,0 В, низкий уровень не выше 0,8 В.<br />Все информационные сигналы интерфейса передаются через 40-контактный разъем, у которого ключом является отсутствующий на вилке и закрытый на розетке контакт 20. Использование в качестве ключа выступа на корпусе розетки и прорези в бандаже вилки стандартом не приветствуется. Для соединения устройств применяется плоский многожильный кабель-шлейф, длина кабеля не должна превышать 0,46 м(18"), допустимая емкость проводников - неболее 35 пФ. Терминаторы стандартом не предусматриваются (они имеются в каждом устройстве и хост-адаптере), но если кабель с тремя разъемами (розетками) используют для подключения одного устройства, то устройство и хост-адаптер рекомендуется подключать к противоположным концам кабеля. Состав информационных сигналов интерфейса АТА приведен в табл. 9.3, вид кабеля - на рис. 9.2. В большинстве кабелей одноименные контакты всех разъемов соединяются своими проводами и все коннекторы равноправны. Встречаются (редко) ленточные кабели с кабельной выборкой, изображенные на рис. 9.3. В них провод 28 перерезан, так что контакт 28 (CSEL) для ведущего устройства заземлен через хост-адаптер, а для ведомого - не подключен. Кабель должен соответствовать системе адресации, выбранной для обоих устройств.<br />Таблица 9.3. Интерфейс ATA (IDE)<br /><br />Сигнал Тип1 Контакт Контакт Тип1 Сигнал<br />RESET# 1 1 2 - GND<br />DD7 I/OTS 3 4 I/OTS DD8<br />DD6 I/OTS 5 6 I/OTS DD9<br />DD5 I/OTS 7 8 I/O TS DD10<br />DD4 I/OTS 9 10 I/OTS DD11<br />DD3 I/OTS 11 12 I/O TS DD12<br />DD2 I/OTS 13 14 I/OTS DD13<br />DD1 I/OTS 15 16 I/OTS DD14<br />DDO I/OTS 17 18 I/OTS DD15<br />GND - 19 20 - Ключ (нет штырька)<br />DMARQ OTS2 21 22 - GND<br />DlOWtf/STOP3 1 23 24 - GND<br />DIOR#/HDMARDY#/HSTROBE3 1 25 26 - GND<br />IORDY/DDMARDY#/DSTROBE3 OTS2 27 28 I/O SPSYNC/CSEL7<br />DMACK# 1 29 30 - GND<br />INTRQ OTS2 31 32 ОOK IOCS16#8<br />DA1 1 33 34 I,O> PDIAG#/CBLID3<br />DAO 1 35 36 1 DA2<br />CSO# 1 37 38 1 CS1#<br />DASP# I/O OK5 39 40 - GND<br />+5 В (Logic) - 41е 426 - +5 В (Motor)<br />GND - 436 446 - Зарезервирован<br />1 Тип сигнала для устройства: I - вход, О- выход, I/O - двунаправленный, TS - тристабильный, ОК -<br />открытый коллектор. Для хост-адаптера значения I и О имеют противоположный смысл.<br />2 У старых устройств сигнал может иметь тип ОК (при разнотипных сигналах на одной шине возможен<br />конфликт).<br />3 Сигналы, приведенные после символа /,используются только в режиме Ultra DMA (AT A-4).<br />4 У ведущего устройства -' вход, у ведомого - выход.<br />5 У ведомого устройства - только выход.<br />6 Контакты 41-44 используются только для миниатюрных дисков.<br />7 Начиная с АТА-3 - только CSEL.<br />8 Начиная с АТ А-3 зарезервирован.<br /> <br /><br />Начиная с ATA/ATAPI-4 в шлейфах узаконили кабельную выборку и для подключения устройства 1 определили средний коннектор. В нем контакт 28 либо не соединен с проводом, либо просто отсутствует. Вполне понятно, что при использовании кабельной выборки хост-контроллер подключать к среднему коннектору нельзя (как и к правому на рис. 9.3). Если номер устройства назначается джампером, то для 40-проводного кабеля можно подключать устройства и хост-контроллер к любым коннекторам произвольно (но желательно избегать «висячих» концов).<br /><br />Для устойчивой работы в режиме Ultra DMA рекомендуется применение 80-про-водных кабелей, обеспечивающих чередование сигнальных цепей и проводов схемной земли (GND). Такие кабели требуются для режимов UltraDMA выше 2 (скорость выше 33 Мбайт/с). Эти кабели разделываются на специальные разъемы, имеющие 40-контактные гнезда с обычным назначением контактов, но ножевые контакты для врезки 80 проводов. В шлейфе для схемной земли используются либо все четные, либо все нечетные провода - это зависит от применяемых разъемов (на них должна быть маркировка EVN GND или ODD GND соответственно). Установка<br />на одном шлейфе разнотипных разъемов недопустима (тогда все 80 проводов окажутся соединенными вместе). На 80-проводном кабеле в разъеме для подключения контроллера контакт 34 соединен с шиной GND и не соединен с проводом шлейфа; этим обеспечивается идентификация типа кабеля (CBLID). Провод шлейфа соединяет контакты 34 разъемов устройств, что обеспечивает прохождение сигнала PDIAG* от ведомого устройства к ведущему. С учетом возможности кабельной выборки на 80-проводном шлейфе положение коннекторов уже однозначно.<br />- Коннектор хост-контроллера расположен на конце шлейфа, у него контакт 34 заземлен и не соединен со шлейфом. Корпус коннектора должен быть синего цвета .<br />- Коннектор устройства 0 расположен на противоположном конце шлейфа, у<br />него все контакты соединены со шлейфом. Корпус коннектора должен быть<br />черного цвета.<br />- Коннектор устройства 1 (необязательный) расположен в середине шлейфа, у него контакт 28 не соединен со шлейфом. Корпус коннектора должен быть серого цвета.<br />Если кабельная выборка не используется, то устройства 0 и 1 можно менять местами.<br />Спецификация АТА «узаконивает» как 40-контактный интерфейсный разъем, так и 4-контактный разъем питания (рис. 9.4), но для малогабаритных устройств питание может подаваться по 44-проводному интерфейсному кабелю.<br /> <br /> А б<br /> 9.4. Разъемы интерфейса АТА (вилки на устройствах): а - интерфейсный, б - питания<br />Для большинства устройств применяется 40-контактный разъем с шагом контактов 2,54 мм. Рядом с ним могут располагаться дополнительные контакты, служащие для конфигурирования устройства и технологических целей (диагностики и других операций по служебному последовательному интерфейсу). Спецификация AT A/ AT API предусматривает два варианта, приведенные на рис. 9.5, а и б. Здесь пустым квадратиком обозначены позиции ключевых (пропущенных) выводов, контакты 1-40 используются для интерфейса (см. табл. 9.3), а контакты А-Н - для установки джамперов (табл. 9.4) и технологических целей. Для миниатюрных устройств предназначен 50-контактный разъем с шагом выводов 2 мм (рис. 9.5, в), у которого контакты 1-44 соответствуют табл. 9.3, контакты A-D - табл. 9.4 (используются для конфигурирования, а пара пропущенных контактов является до-полнительным ключом). Для 50-контактного кабеля принято назначение выводов накопителей IBM Thinkpad/Travelstar:<br />- контакт А через резистор 10 кОм соединяется с шиной +5 В;<br />- контакт В для устройства задает его роль: низкий уровень - устройство 0, высокий - устройство 1;<br />- контакт С определяет режим устройства по включении питания: низкий уро<br />вень - Standby, высокий - Idle;<br />- контакт D соединяется с контактом 28 (CSEL) и через резистор 10 кОм - с шиной +5 В.<br />Это назначение, позволяющее конфигурировать и адресацию, и режим потребления, применяется не на всех устройствах. На винчестерах фирмы Toshiba контакты А и В могут использоваться как выход и вход последовательного интерфейса (В подтянут к шине +5 В через резистор 47 кОм), С - GND, D - роль устройства (низкий уровень для устройства 1).<br /> <br /> 9.5. Дополнительные контакты на разъемах интерфейса АТА: а - SFF8057, б - SFF8058, в - SFF8212 (50-контактный разъем)<br />Таблица 9.4. Использование дополнительных контактов<br /><br />Выборка SFF8057 SFF8058 SFF8212 Toshiba (1996)<br />Используемые контакты Е-Н A-F A-D A-D<br />Кабельная выборка E-F A-B B-D B-D<br />Master G-H E-F - -<br />Master при наличии Slave G-H,E-F E-F - -<br />Slave - C-D A-B C-D<br />Для малогабаритных внешних устройств-существует довольно распространенный разъем HP 36, но в спецификацию ATA/ATAPI он не входит. Для устройств хранения на флэш-памяти используется коннектор, соответствующий спецификации CompactFlash Association.<br />В документации на устройства могут быть указаны несколько отличающиеся обозначения сигналов. Здесь приведены обозначения из стандарта ATA/ATAPI-4.<br />- RESET* (Device Reset) - сброс устройства (инвертированный сигнал сброса системной шины). Сигнал длительностью не менее 25 мкс вырабатывается после установления питающих напряжений. Сигнал вызывает сброс интерфейса в исходное состояние и устанавливает параметры по умолчанию.<br /> <br />Э.2. Интерфейс АТА/ATAPI (IDE) 367<br />- DA[2:0] (Device Address) - три младших бита системной шины адреса, используемые для выбора регистров устройств.<br />- DD[15:0] (Device Data) - двунаправленная 16-битная шина данных между адаптером и устройствами. При 8-битных обменах используются младшие биты D[7:0]. У устройства не должно быть «подтягивающего» резистора на линии DD7 - на хост-контроллере эта линия через резистор 10 кОм соединена с шиной GND. Это позволяет хосту определить факт отсутствия устройства на шине сразу после аппаратного сброса: при чтении регистра состояния отсутству-ющего устройства бит BSY окажется сброшенным.<br />- DIOR* (Device I/O Read) - строб чтения портов ввода-вывода. Данные фиксируются по положительному перепаду сигнала.<br />- DIOW# (Device I/O Write) - строб записи портов ввода-вывода. Данные фиксируются по положительному перепаду сигнала.<br />- IORDY (I/O channel Ready) - готовность устройства завершить цикл обмена. Низким уровнем сигнала во время цикла обмена устройство может ввести такты ожидания шины. Сигнал требуется при обмене в РЮ Mode 3 и выше. На хост-контроллере эта линия через резистор 1 кОм должна подтягиваться к шине питания.<br />- IOCS16* - разрешение 16-битных операций. Обращение ко всем регистрам, кроме регистра данных, всегда 8-битное. Для РЮ Mode 0,1,2 при активном сигнале обращения 16-битные, при неактивном - 8-битные. Для РЮ Mode 3,4 и DMA все обмены 16-битные, кроме дополнительных байтов (выходящих за границу 512-байтного сектора) «длинного» считывания и записи. Начиная с ATA/ATAPI-3 не используется.<br />- DMARQ (DMA Request) - запрос обмена по каналу DMA (необязательный). При разрешении обмена сигнал (высокий уровень) вводится устройством по готовности к обмену. Введя сигнал DMARQ, устройство должно дождаться подтверждения от хост-адаптера сигналом DMACK*, после чего может снять запрос DMARQ. Для очередной передачи запрос должен быть введен снова. В режиме Multiword DMA запрос может удерживаться на время передачи всех данных. Выход должен быть тристабильным, во время работы с DMA он может быть в активном состоянии (0 или 1) только у выбранного устройства. В АТА-1 для<br />этого сигнала мог использоваться как тристабильный, так и стандартный ТТЛ-<br />выход. Работа на одной шине устройств с разнотипными выходами DMARQ может привести к конфликтам. На хост-контроллере линия должна соединяться с шиной GND через резистор 5,6 кОм.<br />- DMACK# (DMA Acknowledge) - подтверждение DMA. Сигнал вырабатывается хост-адаптером как подтверждение цикла передачи. Передача слова данных управляется сигналами DIOR* или DIOW*. Во время обмена по каналу DMA сигналы IOCS16#, CSO# и CS1# не используются, обмен всегда производится 16-битными словами.<br />- INTRQ (Interrupt Request) - запрос прерывания. Выход должен быть тристабильным, активный сигнал (логическую единицу) вырабатывает только вы-<br /> <br />368 Глава 9. Интерфейсы устройств хранения<br />бранное устройство, когда у него имеется необслуженный запрос прерывания и его вырабатывание не запрещено битом n IE N в регистре Device Control.Запрос сбрасывается по сигналу RESET*, установке бита SRST в регистре Devi се Control, записи в регистр команд или чтении регистра состояния. При обменах PIO запрос устанавливается в начале передачи каждого блока (сектора или группы секторов при многосекторных операциях). Исключения: по командам Format Track, Write Sector(S),Write Buffer и Write Long в начале пере-дачи первого блока данных запрос прерывания не вырабатывается. При обменах DMA запрос прерывания вырабатывается только по завершении операции. На хост-контроллере эта линия через резистор 10 кОм должна подтягиваться к шине GND.<br />- CSO# (Chip Select 0) - сигнал выбора блока командных регистров (Command Block Registers). Для первого канала он вырабатывается при наличии на системной шине адреса порта ввода-вывода в диапазоне !FOh-lF7h (сигнал так же называют CS1FX*).<br />- CS1# (Chip Select 1) - выбор блока управляющих регистров (Control Block<br />Registers). Для первого канала он вырабатывается при наличии на системной шине адреса порта ввода-вывода в диапазоне 3F6h-3F7h (часто этот сигнал называется CS3FX*).<br />- PDIAG* (Passed Diagnostics) - сигнал о прохождении диагностики. Ведущее устройство наблюдает за этим сигналом, который ведомое устройство должно выработать в ответ на сброс или команду диагностики. Если ведомое устройство обнаружено (по сигналу DASP#), ведущее устройство ожидает сигнал в течение 31с после сброса и 6 с после команды диагностики. Если за это время сигнал не появился, ведущее устройство отмечает этот факт установкой бита 7 регистра ошибок. Если ведомое устройство не обнаружено, ведущее обнуляет регистр состояния ведомого устройства и сообщает свое состояние сразу после завершения собственной самодиагностики. Сигнал служит только для связи двух устройств и хост-адаптером не используется (в АТА-4 контакт задействован для сигнала CBLID*).<br />- CBLID* (Cable assembly type identifier) - идентификация типа кабеля. В 80-проводной сборке контакт 34 на разъеме хост-адаптера соединяется с шиной GND, а контакты 34 разъемов устройств соединяются между собой, но связи с разъемом хост-адаптера не имеют. На устройстве эта линия через резистор 10 кОм должна подтягиваться к шине питания. После прохождения сброса (когда сиг-нал PDIAG* снимается) хост может определить наличие 80-проводного кабеля по низкому уровню сигнала.<br />- DASP# (Device Active, Slave Present) - сигнал двойного назначения: индикатор активности устройства и присутствия ведомого устройства. Устройства имеют выход типа «открытый коллектор» с нагрузочным резистором 10 кОм к шине +5 В. После сброса по сигналу RESET* или при инициализации по включении питания оба устройства в течение 1 мс должны деактивировать этот сигнал, после чего не позже чем через 400 мс его вводит ведомое устройство для сообщения о своем присутствии. Ведущее устройство не активирует этот сиг-<br /> <br />9.2. Интерфейс АТА/ATAPI (IDE) 369<br />нал в течение 450 мс. Сигнал деактивируется ведомым устройством после получения им команды или через 31 с автоматически (смотря что произойдет раньше). После этого сигнал может быть введен любым устройством как индикатор активности. Адаптер использует этот сигнал для включения светодиодного индикатора доступа к диску.<br />- SPSYNC/CSEL (Spindle Synchronization/Cable Select) - синхронизация шпинделя или выборка кабелем. Сигнал двойного назначения, которое должно быть единым для обоих устройств. Сигнал SPSYNC позволяет синхронизировать шпиндели устройств (актуально для RAID-массивов); используется по усмотрению производителя накопителя, начиная с ATA/ATAPI-3 этот сигнал из спецификации изъят. Сигнал CSEL позволяет устройствам определять свой адрес по положению на специальном кабеле с разрывом провода 28 между разъемами двух устройств (малораспространенная «кабельная выборка»). Эта линия на хост-адаптере заземлена, и ведущее устройство получает заземленную линию, а ведомое - неподключенную. На устройстве линия подтягивается к высокому уровню резистором 10 кОм. Состояние сигнала (если он управляется хост-адаптером) должно удерживаться по крайней мере 31с после сигнала RESET*.<br />При использовании режима Ultra DMA четыре линии получают новое назначение сигналов.<br />- STOP (Stop Ultra DMA burst) - останов передачи пакета Ultra DMA.<br />- DDMARDY* (Device Ultra DMA ready) - готовность устройства при приеме пакета Ultra DMA (управление потоком).<br />- DSTROBE (Host Ultra DMA data strobe) - строб данных устройства при передаче пакета хосту. Данные передаются по обоим перепадам DSTROBE.<br />- HDMARDY* (Host Ultra DMA ready) - готовность хоста при приеме им пакета Ultra DMA (управление потоком).<br />- HSTROBE (Host Ultra DMA data strobe) - строб данных хоста при передаче пакета устройству. Данные передаются по обоим перепадам HSTROBE.<br />Для блокнотных ПК в стандарте имеется вариант интерфейса IDE на 68-контактном разъеме PCMCIA (PC Card), приведенный в табл. 9.5. Здесь имеется ряд специфичных сигналов.<br />- SELATA* (Select 68-pin ATA) - сигнал, которым хост идентифицирует режим использования разъема, PC Card (сигнал снят) или АТА (сигнал установлен, то есть низкий уровень). Этот сигнал хост должен установить до подачи питания на коннектор. В течение 19 мс после подачи питания устройство игнорирует все интерфейсные сигналы, кроме этого. Если этот сигнал активен, то устройство должно сконфигурироваться на режим АТА. Если сигнал неактивен, оно должно сконфигурироваться на режим PC Card или не отвечать на другие сигналы хоста.<br />- CD1 # и CD2# (Card Detect) заземляются в устройстве - по этим сигналам хост определяет присутствие устройства.<br />- CS1# (Device chip select 1) - выбор устройства, подается хостом на оба контакта (Ни 42), но устройство воспринимает только один из них. <br />- DMARQ, DMACK* и IORDY - не обязательны для использования.<br />- M/S# (Master/Slave) - инверсия сигнала CSEL. Хост выдает сигналы M/S# и CSEL до подачи питания, устройство воспринимает лишь один из них.<br />Для обеспечения «горячего» подключения разъем для цепи GND обеспечивает более раннее соединение при подключении и более позднее при отключении. В устройстве сигналы CSO#, CS1#, RESET* и SELATA* подтягиваются к пассивному состоянию.<br />Таблица 9.5.68-контактный интерфейс АТА для PC Card (PCMCIA) Контакт Сигнал Контакт Сигнал<br /><br />1 GND 35 GND<br />2 DD3 36 CD1#<br />3 DD4 37 DD11<br />4 DD5 38 DD12<br />5 DD6 39 DD13<br />6 DD7 40 DD14<br />7 CSO# 41 DD15<br />8 42 CS1#<br />9 SELATA* 43 <br />10 44 DIOR#<br />11 CS1# 45 DIOW#<br />12 46 <br />13 47 <br />14 48 <br />15 49 <br />16 INTRQ 50 <br />17 +5 В 51 +5 В<br />18 52 <br />19 53 <br />20 54 <br />21 55 M/S#<br />22 56 CSEL<br />23 57 <br />24 58 RESET#<br />25 59 IORDY*<br />26 60 DMARQ<br />27 DA2 61 DMACK#<br />28 DA1 62 DASP#<br />29 DAO 63 PDIAG*<br />30 DDO 64 DD8<br />31 DD1 65 DD9<br />32 DD2 66 DD10<br />33 67 CD2#<br />34 GND 68 GND<br /> <br /><br />Для компьютеров класса ЛТ существует 8-битная версия интерфейса, называемая XT-IDE, реже - XT-Bus. Этот интерфейс [2,5], как и AT А, реализован на 40-провод-ном кабеле, и многие его сигналы совпадают с 16-битной шиной AT А. Интерфейс XT-IDE можно рассматривать как подмножество AT А, хотя прямой совместимости нет. Ряд устройств АТА имеют джампер выбора режима XT/AT (в накопителях Seagate на это указывает окончание «АХ» в обозначении модели).<br />Регистры устройств<br />Каждое устройство АТА имеет стандартный набор регистров, адресуемых сигналами от хост-адаптера (CSO#, CS1#, DA2, DA1, ОАО, DIOR* и DIOW#). Набор регистров (табл. 9.6) состоит из двух блоков, выбираемых сигналами CSO# и CS1#, из которых активным (низкий уровень, «О») может быть только один. В таблице приведены адреса регистров в пространстве ввода-вывода IBM PC-совместимого ПК для первого и второго каналов АТА. При обращении к регистрам сигнал DMACK* должен быть неактивным. Блок командных регистров служит для посылки команд устройству и чтения информации о его состоянии. Блок управляющих регистров используется для управления устройством и получения более подробной информации о его состоянии. На действительность содержимого регистров командного блока и альтернативного регистра состояния указывает нулевое значение бита BSY регистра состояния. Запись в регистры должна производиться лишь при BSY=0 и DRQ=0, кроме особо оговоренных случаев. Если устройство поддерживает управление энергопотреблением, в «спящем» режиме содержимое этих регистров недействительно и запись игнорируется, кроме особо оговоренных случаев.<br />Таблица 9.6. Регистры контроллеров устройств АТА<br /><br />Адрес Сигналы адресации канала № Назначение (R - чтение, W - запись)<br /> (0 - низкий уровень, 1 - высокий)<br />1 2 CSO# CS1# DA2 DA2 DA1О <br /> 1 1 X X X Нет обращения (шина данных в третьем<br /> состоянии)<br /> 0 0 X x X Недопустимый адрес (шина данных в третьем<br /> состоянии)<br />3FX 37Х Control Block Registers - блок управляющих регистров<br /> 1 0 0 X X Не используется (шина данных в третьем<br /> состоянии)<br /> 1 0 1 0 X Не используется (шина данных в третьем<br /> состоянии)<br />3F6 376 1 0 1 1 0 R: Alternate Status (AS) - альтернативный<br /> регистр состояния<br />3F6 376 1 0 1 1 0 W: Device Control (DC) - регистр управления<br /> устройством<br />3F7 377 1 0 1 1 1 R: Drive Address (DA) - регистр адреса<br /> (не используется)1<br />продолжение^<br /> <br />372 Глава 9. Интерфейсы устройств хранения<br />Таблица 9.6. (продолжение)<br />Адрес Сигналы адресации канала № Назначение (R - чтение, W - запись) (0 - низкий уровень, 1 - высокий)<br />1 2 CSO# CS1# DA2 DA1 ОАО <br />1FX 17Х Command Block Registers - блок командных регистров<br />1F0 170 0 1 0 0 0<br />1F1 171 0 1 0 0 1<br />1F1 171 0 1 0 0 1<br />1F2 172 0 1 0 1 0<br />1F3 173 0 1 0 1 1<br />1F4 174 0 1 1 0 0<br />1F5 175 0 1 1 0 1<br />1F6 176 0 1 1 1 0<br />1F7 177 0 1 1 1 1<br />1F7 177 0 1 1 1 1<br />R/W: Data (DR) - регистр данных<br />R: Error (ER) - регистр ошибок <br />W: Features (FR) - регистр свойств<br />R/W: Sector Count (SC) - регистр счетчика секторов<br /><br />R/W: Sector Number (SN) - регистр номера<br />сектора/LBA[7:0]2<br />R/W: Cylinder Low (CL) - регистр младшего<br />байта номера цилиндраДВА[15:8]2<br />R/W: Cylinder High (CH) - регистр старшего байта номера цилиндра/1-ВА[23:1 б]2<br />R/W: Device/Head (D/H) - регистр номера устройства и головки/1_ВА[27:24]2<br />R: Status (SR) - регистр состояния <br />W: Command (CR) - регистр команд<br />1 Рекомендуется, чтобы на сигнал чтения по этому адресу устройство не отвечало.<br />2 Регистры сектора, цилиндра и головки в режиме LBA содержат указанные биты логического адреса.<br />Альтернативный регистр состояния AS (для первого канала адрес 3F6h, для второго - 376h) имеет те же биты, что и основной (см. ниже), но его чтение не приводит ни к каким изменениям состояния устройства.<br />Регистр управления устройством DC (3F6h, 376h) служит для программного сброса обоих устройств одновременно и управления разрешением прерывания выбранного устройства. Запись в этот регистр возможна в любой момент. Программный сброс через регистр DC должен отрабатываться ив состоянии Sleep. Назначение битов регистра DC:<br />- биты [7:3] зарезервированы;<br />- бит 2 - SRST (Software Reset) - программный сброс, действует все время, пока бит не будет снят (оба устройства на шине воспринимают программный сброс одновременно);<br />- бит 1 - n IE N (Interrupt Enable) - инверсный бит разрешения прерывания (при нулевом значении бита выбранное устройство может вырабатывать сигнал INTRQ через тристабильный выход);<br />- бит 0 - 0.<br />Регистр адреса устройства DA (3F7h, 377h) использовался только в первой версии АТА для совместимости со старыми контроллерами, чтением этого регистра можно было определить адресованный привод и головку. Регистр выпадает из блока (он совпадает с диагностическим регистром состояния онтроллера НГМД)<br /> <br />9.2. Интерфейс АТА/ATAPI (IDE) 373<br />и рекомендуется, чтобы устройство АТА не отвечало на чтение этого регистра. Если устройство отвечает на чтение, то оно не должно управлять битом DD7 во избежание конфликта с контроллером НГМД, у которого по этой линии передается бит смены носителя. Из-за несоблюдения этого требования могут возникать проблемы, когда контроллер (адаптер) АТА и контроллер НГМД находятся на разных платах. Назначение битов регистра DA:<br />- бит 7 - (HiZ) - высокоимпедансный, при считывании не выдается на шину;<br />- бит 6 - nWTG - инверсный признак записи (во время физического выполнения записи на носитель бит нулевой);<br />- биты [5:2] - nHS [3 :0] - номер головки (инверсные биты);<br />- биты [1:0] - nDS [1:0] - выбор устройства (инверсные биты): 10 - выбрано устройство 0, 01 - выбрано устройство 1.<br />Регистр данных DR (IFOh, 170h) может использоваться как 8-битный или 16-битный в зависимости от типа данных, передаваемых в текущей команде. Обращение к этому регистру происходит в режиме обмена РЮ (когда сигнал DMACK* неактивен), при выполнении передач протокола РО (РЮ Out) хост производит запись в этот регистр, при PI (РЮ In) - чтение. В режиме DMA обмен данными происходит через порт данных, при этом активны сигналы DMARQ и DMACK*, а сигналы CSO# и CS1# неактивны.<br />Регистр ошибок ER (IFlh, 171h) хранит состояние выполнения последней операции или диагностический код. После завершения операции на наличие ошибки указывает бит ERR регистра состояния.<br />Назначение битов регистра ER:<br />- бит 7 - зарезервирован;<br />- бит 6 - UNC (Uncorrectable Data Error) - неисправимая ошибка данных;<br />- бит 5 - МС (Media Changed) - смена носителя (после смены носителя первая команда обращения отвергается и устанавливается данный бит, после сброса бита следующие команды будут выполняться нормальным образом);<br />- бит 4 - IDN F (ID Not Found) - указывает на ненайденный идентификатор сектора;<br />- бит 3 - MCR (Media Change Requested) - индикатор запроса смены носителя (после обнаружения запроса смены носителя команды Door Lock будут возвращать бит ошибки ERR и бит MCR, бит MCR сбрасывается командами Door Unlock, Medi a Ej ect или сигналом аппаратного сброса);<br />- бит 2 - ABRT (Aborted Command) - устанавливается, если команда отвергнута как недействительная или в случае возникновения иной ошибки;<br />- бит 1 -TK0NF (Track ONot Found) -указываетна то, что по команде Recalibrate не удалось найти нулевой трек;<br />- бит 0 - AMNF (Address Mark Not Found) - не найден адресный маркер данных в заголовке сектора.<br /> <br />После выполнения любого сброса или команды Execute Device Diagnostic регистр ошибок содержит диагностический код. Трактовка битов, за исключением бита 2 (ABRT), может меняться в зависимости от исполненной команды.<br />Регистр свойств FR (IFlh, 171h) используется в зависимости от команды. В команде Set Features через него задается код подкоманды. Некоторые старые устройства могут игнорировать запись в этот регистр. До принятия спецификации АТА-2 в этот регистр помещали значение рекомендуемого номера цилиндра для предкомпен-сации записи.<br />Регистр счетчика секторов SC (lF2h, 172h) содержит число секторов, участвующих в обмене. Хост инициализирует этот регистр до подачи команды (нулевое значение соответствует 256 секторам). По успешному завершению операции доступа к данным регистр должен обнулиться. Если команда завершилась с ошибкой, в регистре будет число секторов, которые должны быть переданы для успешного завершения предыдущего запроса. Команды Initialize Device Parameters или Write Same могут переопределить значение этого регистра. В некоторых командах регистр используется для передачи иных параметров.<br />Регистры номера сектора S N (1 F3h, 173h) и номера цилиндра - младшего С L (1 F4h, 174h) и старшего байта СН (lF5h, 175h) - имеют двоякое назначение в зависимости от выбранной системы адресации (CHS или LEA). Они инициализируются хост-адаптером, а в случае возникновения ошибки при выполнении операции устройство поместит в них адрес, по которому встретилась ошибка.<br />Регистр номера устройства и головки D/H (IFGh, 176h) кроме хранения части адресной информации служит для выбора ведущего или ведомого устройства и метода адресации.<br />Назначение битов регистра D/H:<br />- биты 7 и 5 вплоть до АТА-3 должны были быть единичными, в AT A/ AT API -4 их объявили устаревшими;<br />- бит 6 - L - единичным значением указывает на применение режима адресации LBA, при нулевом значении бита используется режим CHS;<br />- бит 4 - DEV (Device) - выбор устройства, при DEV=0 выбрано ведущее, при DEV=1 - ведомое;<br />- биты [3:0] имеют двоякое назначение в зависимости от выбранной системы<br />адресации, в режиме CHS они содержат номер головки, в режиме LBA - старшие биты логического адреса.<br />Как и предыдущие (5М,СНИС1_), адресный регистр D/H инициализируется хост-адаптером, а в случае возникновения ошибки при операции устройство поместит в них адрес, по которому встретилась ошибка. До принятия спецификации АТА-2 считалось, что адресные регистры должны модифицироваться и после успешного выполнения операции, отражая текущее значение адреса в носителе. Регистр состояния S R (l F7h, 177h) отражает текущее состояние устройства в процессе выполнения команд: занятость, готовность, наличие ошибок и др. Чтение регистра состояния разрешает дальнейшее изменение его битов и сбрасывает запрос аппаратного прерывания.<br /> <br />9.2. Интерфейс АТА/ATAPI (IDE) 375<br />Назначение битов регистра SR описано ниже.<br />- Бит 7 - BSY (Busy) указывает на занятость устройства, значение этого бита действительно всегда. При BSY=1 устройство игнорирует попытки записи в командный блок регистров, а чтение этих регистров дает неопределенный результат. При BSY=0 регистры командного блока доступны, в это время устройство не может устанавливать бит DRQ, изменять значение битов Е RR и содержимое остальных командных регистров (могут меняться только значения битов IDX, DRDY, DF,<br />DSC и CORR). Бит может устанавливаться на кратковременный интервал, так что хост может этого не заметить. Бит устанавливается:<br />• при сбросе устройства;<br />• по получении команды, если не устанавливается DRQ;<br />• между передачами блоков данных в режиме РЮ и после них, пока не обнулился DRQ;<br />• во время передач данных в режиме DMA.<br /><br />- Бит 6 - DRDY (Device Ready) указывает на готовность устройства к восприятию любых кодов команд. Если состояние бита изменилось, оно не может вернуться обратно до чтения регистра состояния. При DRDY=0 устройство воспринимает только команды Execute Device Diagnostic и Initialize Device Parameters, прекращая выполнение текущей команды и сообщая об этом флагом ABRT в регистре ошибок и флагом ERR в регистре состояния. Другие команды приводят к непредсказуемым результатам. Устройства AT API сбрасывают бит по любому сбросу и команде Execute Device Diagnostic. Бит устанавливается устройством AT A, когда оно готово к выполнению всех команд. Устройство AT API устанавливает бит до завершения выполнения команд, за исключением команд Device Reset и Execute Device Diagnostic.<br />- Бит 5 - DF (Device Fault) - индикатор отказа устройства.<br />- Бит 4 - DSC (Device Seek Complete) - индикатор завершения поиска трека. В командах, допускающих перекрытие, бит называется SERV (Service Required) - устройство требует обслуживания.<br />- Бит 3 - DRQ (Data Request) - индикатор готовности к обмену словом или байтом данных.<br />- Бит 2 - CORR (Corrected Data) - индикатор исправленной ошибки данных.<br />- Бит 1 - I DX (Index) - индекс, трактуется особо каждым производителем.<br />- Бит 0 - ERR (Error) - индикатор ошибки выполнения предыдущей операции.<br />Дополнительная информация содержится в регистре ошибок. Если установ<br />лен бит ERR, до приема следующей команды, программного или аппаратного сброса устройство не изменит состояние этого бита, а также регистра ошибок, регистра количества секторов и регистров цилиндра, головки и номера сектора. Для команд PacketnService бит называется СНК и служит признаком исключительной ситуации.<br />В стандарте ATA/ATAPI-4 для некоторых команд биты 4 и 5 могут иметь иное назначение, а биты 1 и 2 объявлены устаревшими.<br /> <br /> <br />Назначение регистра команд CR (lF7h, 177h) очевидно из названия. Устройство начинает исполнять команду сразу, как только ее код записан в данный регистр. Команда Devi ce Reset выполняется устройством AT API независимо от состояния битов BSY и DRQ, и даже в состоянии Sleep.<br />Полный список команд АТА приведен в литературе [4,5,9].<br />Протоколы и режимы передачи данных<br />Программа общается с устройствами АТА через регистры, используя инструкции ввода-вывода IN и OUT. Для передачи данных с максимальной скоростью применяют программный доступ РЮ к регистру данных инструкциями INSW/OUTSW или по каналу DMA. Тип обмена (РЮ или DMA) определяется командой обращения. Программный доступ РЮ обязателен для всех устройств, команды режима DMA устройствами могут не поддерживаться. Параметры различных режимов обмена приведены в табл. 9.7.<br />Таблица 9.7. Параметры режимов передачи<br /><br />Режим передачи Минимальное Скорость Интерфейс<br /> время цикла, не передачи, Мбайт/с <br />РЮ mode 0 600 3,3 АТА<br />РЮ mode 1 383 5,2 АТА<br />РЮ mode 2 240 8,3 АТА<br />РЮ mode 3 180 11,1 E-IDE, АТА-2<br /> (используется IORDY)<br />РЮ mode 4 120 16,6 E-IDE, Fast АТА-2<br /> (используется IORDY)<br />Singleword DMA Mode 0 960 2,08 АТА<br />Singleword DMA Mode 1 480 4,16 АТА<br />Singleword DMA Mode 2 240 8,33 АТА<br />Multiword DMA Mode 0 480 4,12 АТА<br />Multiword DMA Mode 1 150 13,3 АТА-2<br />Multiword DMA Mode 2 120 16,6 FastАТА-2<br />Ultra DMA Mode 0 120' 16,6 ATA/ATAPI-4<br />Ultra DMA Mode 1 80' 25 ATA/ATAPI-4<br />Ultra DMA Mode 2 601 33 ATA/ATAPI-4<br />Ultra DMA Mode 3 451 44,4 ATA/ATAPI-5<br />Ultra DMA Mode 4 ЗО1 66,6 ATA/ATAPI-5<br />Ultra DMA Mode 5 201 100 ATA/ATAPI-6<br />1 В пакете данных режима Ultra DMA за каждый такт передаются два слова данных, один по фронту синхронизирующего сигнала, другой по спаду. Период следования синхросигналов равен удвоенному времени цикла.<br />Программный доступ РЮ (Programmed Input/Output) выполняется в виде следующих друг за другом операций чтения или записи в пространстве ввода-вывода по адресу регистра данных. Готовность устройства проверяется перед началом<br />передачи блока, после чего хост производит серию операций в определенном темпе, который определяется выбранным режимом РЮ Mode 0-4. Для каждого режима определены допустимые параметры временной диаграммы цикла обмена. Обмен РЮ программно реализуется с помощью процессорных инструкций ввода-вывода строк REP INS или REP OUTS с занесенным в регистр СХ количеством слов (или байтов) в передаваемом блоке. Эти инструкции обеспечивают максимально возможную скорость обмена для данного процессора и системной шины. «Обуздать» процессор в соответствии с выбранным режимом входит в задачу адаптера AT А, который использует для удлинения цикла сигнал готовности шины (для ISA - IOCHRDY). Традиционные режимы 0,1 и 2 имеют временные параметры, фиксируемые только хост-адаптером. Для прогрессивных режимов АТА-2 (РЮ Mode 3 и выше) устройство может затормозить обмен, используя сигнал готовности IORDY. Программный обмен на все время передачи блока занимает и процессор, и системную шину.<br />Обмен по каналу DMA занимает исключительно шины ввода-вывода и памяти. Процессору требуется выполнить только процедуру инициализации канала, после чего он свободен до прерывания от устройства в конце передачи блока (этим могут воспользоваться многозадачные системы). Стандартные каналы DMA шины ISA для интерфейса АТА не используются из-за низкой пропускной способности. Высокопроизводительные адаптеры АТА имеют собственные более эффективные контроллеры. Режимы обмена по каналу DMA бывают одиночными и множественными. При одиночном режиме - Singleword DMA - устройство для передачи каждого слова вырабатывает сигнал запроса DMARQ и сбрасывает его по сигналу DMACK#, подтверждающему цикл обмена. При множественном режиме - Multiword DMA - на сигнал DMARQ хост отвечает потоком циклов, сопровождаемых сигналами DMACK*. Если устройство не справляется с потоком, оно может приостановить его снятием сигнала DMARQ, а по готовности установить его снова. Множественный режим позволяет развить более высокую скорость передачи.<br />В спецификации ATA/ATAPI-4 появился новый режим - Ultra DMA, позволяющий перешагнуть барьер в 16,6 Мбайт/с, свойственный традиционным режимам и используемому кабелю. При этом обеспечивается и контроль достоверности передачи данных по шине, чего не делалось ни в РЮ, ни в стандартных режимах DMA (а зря!). Стандартом АТА-4 было определено 3 режима Ultra DMA (0,1 и 2), впоследствии ввели новые; выбор режима осуществляется командой Set Features. В режимах Ultra DMA сигналы DMARQ и DMACK* сохраняют свое назначение, а вот смысл сигналов DIOR#, DIQW# и IORDY на время передачи пакета (Ultra DMA Burst) существенно меняется. В пакете данные на шине сопровождаются стробом, генерируемым источником данных, причем для синхронизации используются оба перепада сигналов. Это позволяет повысить пропускную способность шины до 33 Мбайт/с, не увеличивая частоту переключения сигналов сверх 8,33 с"1 (этот предел для обычного кабеля достигается в режиме РЮ Mode 4 и Multiword DMA Mode 2). Каждое переданное слово участвует в подсчете CRC-кода, который передается хост-контроллером в конце пакета. Подсчет ведется и источником данных, и приемником.<br /> <br />При несовпадении принятого устройством кода с ожидаемым кодом фиксируется ошибка передачи, о которой устройство сообщает в конце исполнения команды. Передача в пакете может приостановиться, если приемник снимет сигнал готовности (DDMARDY* или HDMARDY*). Передача пакета может прекращаться по инициативе устройства (снятием сигнала) или хоста (сигналом STOP). Противоположная сторона должна подтвердить окончание цикла сигналом STOP или DMARQ соответственно.<br />Способ сообщения об ошибке передачи зависит от типа выполнявшейся команды. Для команд READ DMA,WRITE DMA, READ DMA QUEUED или WRITE DMA QUEUED в регистре ошибок ER устанавливается бит 7 (ICRC) и бит 2 (ABRT). Для пакетной команды REQUEST SENSE (уточнить состояние) в случае ошибки в регистре состояния SR устанавливается бит О (СНК) и сообщается ключ состояния (Sense key) OBh (команда отвергнута). Для всех других пакетных команд в случае ошибки устанавливается бит СНК и сообщается состояние 04h (аппаратная ошибка), а в последующих командах REQUEST SENSE сообщается значениеЛ5С/А5СО 08h/03h (ошибка CRC при связи с логическим устройством). Получив сообщение об ошибке, хост должен повторить команду. Если ошибки появляются постоянно, хост должен понизить скорость обмена (вплоть до выхода из режима Ultra DMA).<br />Тип режима обмена определяется возможностями хост-адаптера (и его драйвера), устройств и кабеля, и для каждого устройства он будет ограничен минимумом из максимальных возможностей всех этих компонентов. Как правило, режимы устанавливаются системой автоматически, но пользователю дается возможность при необходимости «подрезать крылья» контроллеру настройками BIOS Setup. Для работы в режимах Ultra DMA Mode 3 и выше требуется 80-проводный кабель, присутствие которого должно быть программно определено до включения этого режима обмена. Правда, в спецификации есть оговорка, что при двухточечном соединении (контроллер-устройство) для режимов 3 и 4 можно использовать 40-проводный кабель (без среднего разъема). Система не должна позволить пользователю применить высокоскоростные режимы на обычном кабеле, при этом желательно, чтобы она сообщала об обнаруженном несоответствии. Для определения типа кабеля есть несколько возможностей [4].<br />- Определение типа кабеля через хост-контроллер, для чего хост-контроллер должен иметь приемник сигнала CBLID*. После включения питания или аппаратного сброса хост ожидает завершения протокола сброса и затем подает команду идентификации Identyf у (Packet) Devi се устройству 1. Устройство 1 стандарта АТА-3 и выше обязано после сброса снять сигнал PDIAG#/CBLID# не позднее, чем по приходу первой команды. Если обнаружено старое устройство, то протокол идентификации кабеля хостом работать не будет (но со старым устройством на шлейфе включать высокоскоростной режим и не стоит). Современное устройство снимет сигнал, и хост-адаптер сможет определить наличие 80-проводного кабеля по низкому уровню CBLID*. Некорректно работающее устройство может удержать низкий уровень сигнала, и в этом случае 40-проводный кабель будет ошибочно трактоваться как 80-проводный.<br /> <br />- Определение типа кабеля через устройство не требует дополнительного при<br />емника в контроллере - линия PDIAG#/CBLID# в хост-контроллере заземляется через конденсатор емкостью 0,047 мкФ±20 %. Приемник сигнала идентификации кабеля располагается в устройстве. Для определения типа кабеля хост посылает команду Identyf у (Packet) Device устройству 1, чтобы оно освободило линию (сняло сигнал PDIAG*). Затем команда идентификации посылается устройству 0. Примерно через 30 мкс после получения команды устройство кратковременно обнуляет эту линию, затем отпускает и только через 20-30 мкс после этого считывает ее состояние и сообщает его в бите 13 слова 93. Линия подтягивается к +5 В резисторами 10 кОм, установленными в устройствах. Если используется 40-проводный кабель, то конденсатор в хост-адаптере не успеет перезарядиться и устройство сообщит нулевое значение бита. Если кабель 80-проводный, то конденсатор оказывается изолированным от линии PDIAG*/CBLID* в устройстве, и оно сообщит единичное значение бита. Если на хост-контроллере нет конденсатора, то даже 40-проводный кабель будет идентифи<br />цироваться как 80-проводный, что опасно при передаче данных. Если некор<br />ректно работающее ведомое устройство своевременно не отпустит линию, то<br />даже 80-проводный кабель будет казаться 40-проводным.<br />- Комбинированный метод определения типа кабеля предполагает наличие на<br />хост-контроллере и приемника сигнала CBLID#, и конденсатора (они друг другу не мешают). Решение о наличии 80-проводного кабеля принимается, только если это подтвердят оба метода. Возможная ошибка идентификации будет безопасной - при некорректном устройстве 1 на 80-проводном кабеле не будет включен высокоскоростной режим (наверное, это и к лучшему).<br />Правильный выбор режима обмена обеспечивает надежность и производительность. Все устройства поддерживают режим РЮ Mode 0, в котором считывается блок параметров идентификации. В блоке имеются поля, описывающие режим обмена по умолчанию и более эффективные режимы обмена, поддерживаемые устройством. Командой Set Features можно изменить параметры режима. Иногда накопитель не обеспечивает надежной передачи данных в заявленном высокоскоростном режиме. Если данные начинают пропадать, первым делом следует понизить режим обмена.<br />BIOS определяет режим обмена с каждым устройством с учетом ограничений, заданных в Setup. Старые диски, не сообщающие своих параметров, могут не работать с новыми режимами PIO. На одном ленточном кабеле (канале ATА) могут присутствовать устройства с разным режимом обмена - спецификация это допускает. Однако реально могут возникать аппаратные или программные ограничения. Некоторые чипсеты не позволяют независимо программировать режим обмена для устройств канала. В таком случае при подключении двух разных устройств (например, PIO Mode 1 и 3) обмен с обоими устройствами будет происходить со скоростью меньшего (PIO Mode 1). Поэтому не рекомендуется к одному каналу АТА (порту IDE) подключать быстрый винчестер и медленный CD-ROM. Иногда завязка режимов обмена двух устройств обусловлена ограниченным набором параметров конфигурации в BIOS. Быстрые режимы множественного обмена по<br />DMA реализуются только драйверами ОС. «Глупый» драйвер может попытаться навязать медленный режим обоим устройствам канала, так что смешивать разные устройства не стоит и по этой причине.<br />Протокол обмена PIO хорош только для однозадачных ОС. Для многозадачных ОС больший интерес представляет обмен по протоколу DMA, если, конечно, поддерживаемый режим обеспечивает приемлемую скорость обмена. С точки зрения драйвера есть различия лишь между типами режимов (РЮ, DMA и UltraDMA); аппаратные нюансы режимов внутри типа влияют только на скорость передачи. Режим UltraDMA значительно отличается от обычного DMA необходимостью обработки возможных ошибок передачи по шине; в случае постоянных ошибок драйвер должен понизить режим UltraDMA (вплоть до перехода на традиционные режимы).<br />Протокол взаимодействия хоста с устройством выглядит следующим образом.<br />1. Хост читает регистр состояния устройства, дожидаясь нулевого значения бита В S Y.Если присутствуют два устройства, хост обращается к ним «наугад» - состояние будет сообщаться последним выбранным устройством.<br />2. Дождавшись освобождения устройства, хост записывает в регистр D/H байт,у которого бит DEV указывает на адресуемое устройство. Здесь кроется причина невозможности параллельной работы двух устройств на одной шине AT А:обратиться к устройству можно только после освобождения обоих устройств.<br />3. Хост читает основной или альтернативный регистр состояния адресованного<br />устройства, дожидаясь признака готовности (DRDY=1).<br />4. Хост заносит требуемые параметры в блок командных регистров.<br />5. Хост записывает код команды в регистр команд.<br />6. Устройство устанавливает бит BSY и переходит к исполнению команды.<br />Дальнейшие действия зависят от протокола передачи данных, заданного командой.<br />Для команд, не требующих передачи данных, следующий шаг (шаг 7) - последний. Завершив исполнение команды, устройство сбрасывает бит BSY и устанавливает запрос прерывания (если он не запрещен). К этому моменту в регистрах состояния и ошибок уже имеется информация о результате исполнения. Единичное значение бита BSY может «промелькнуть» между шагами 6 и 7 так быстро, что хост его не зафиксирует, но для фиксации факта выполнения команды или ее части предназначен запрос прерывания.<br />Для команд, требующих чтения данных в режиме РЮ, процедура продолжается следующим образом.<br />7. Подготовившись к передаче первого блока данных по шине АТА, устройство<br />устанавливает бит DRQ. Если была ошибка, она фиксируется в регистрах состояния и ошибок. Далее устройство сбрасывает бит BSY и устанавливает запрос прерывания (если он не запрещен).<br />8. Зафиксировав обнуление бита BSY (или по прерыванию), хост считывает регистр состояния, что приводит к сбросу прерывания от устройства.<br /> <br />9. Если хост обнаружил единичное значение бита DRQ, он производит чтение первого блока данных в режиме PIO (адресуясь к регистру данных). Если обнаружена ошибка, считанные данные могут быть недостоверными. После передачи блока данных возможно одно из следующих действий:<br />• если на шаге 8 ошибка не обнаружена и требуется передача следующего<br />блока, устройство устанавливает бит BSY и данная последовательность повторяется с шага 7;<br />• если есть ошибка или передан последний блок данных, устройство сбрасы<br />вает бит DRQ и выполнение команды завершается.<br />Для операций записи данных после шага б для устройства начинается активная фаза записи на носитель, что отмечается установкой бита BSY.<br />Для команд, требующих записи данных в режиме PIO, процедура после шага 6 продолжается следующим образом.<br />7. Подготовившись к приему первого блока данных по шине ATА, устройство устанавливает бит DRQ (если нет ошибок) и сбрасывает бит B5Y. Если была ошибка, она фиксируется.<br />8. Зафиксировав обнуление бита BSY, хост считывает регистр состояния.<br />9. Если хост обнаружил единичное значение бита DRQ, он производит запись первого блока данных в режиме PIO по адресу в регистре данных.<br />10. После передачи блока данных возможно одно из следующих действий:<br />• если обнаружена ошибка, устройство сбрасывает бит DRQ, устанавливает запрос прерывания и выполнение команды завершается, а переданные по шине данные остаются устройством необработанными (не записываются на носитель);<br />• если ошибка не обнаружена, устройство устанавливает бит BSY и переходит к следующему шагу.<br />11. Устройство обрабатывает принятый блок данных, затем:<br />• если нет ошибок и обработанный блок - последний, устройство сбрасывает бит B5Y и устанавливает запрос прерывания, на чем выполнение команды успешно завершается;<br />• если обнаружена ошибка, выполнение команды завершается таким же об<br />разом, но с установкой битов ошибок;<br />• если нет ошибок и требуется передача следующего блока, процедура про<br />должается.<br /><br />12. По готовности приема следующего блока устройство устанавливает бит DRQ, сбрасывает бит BSY и устанавливает запрос прерывания.<br />13. По обнулении бита BSY (или по прерыванию) хост считывает регистр состояния.<br />14. Обнаружив бит DRQ, хост выполняет запись очередного блока в регистр данных, и последовательность повторяется с шага 11.<br /> <br />Команды с передачей данных в режиме DMA выполняются похожим образом, но с некоторыми исключениями.<br />- Вместо PIO используется прямой доступ к памяти. Хост должен инициализи<br />ровать канал DMA до записи кода в регистр команд, чтобы при появлении сигнала DMARQ начался обмен.<br />- Запрос прерывания даже в многосекторных передачах производится один<br />раз - по выполнении команды.<br />Адаптеры и контроллеры шины АТА<br />Простейший адаптер АТА содержит только буферы сигналов шины и дешифратор зоны адресов. Все регистры контроллера и схемы кодирования размещены в самом устройстве IDE. Шина АТА требует выделения системных ресурсов - двух областей портов ввода-вывода и линии прерывания; дополнительно может потребоваться канал DMA. Интерфейсу АТА первого канала выделили ресурсы, ранее использовавшиеся контроллером жестких дисков. Второму каналу назна-чили ресурсы альтернативного контроллера жестких дисков. Позже определили ресурсы еще для двух каналов (табл. 9.8). Традиционному контроллеру жестких дисков выделялся канал DMA3, но он является 8-битным, в то время как шина АТА требует 16-битного канала DMA. Производительности стандартных каналов DMA для шины АТА явно недостаточно.<br />Таблица 9.8. Системные ресурсы каналов АТА<br />Канал CSO CS1 IRQ<br /><br />1 1FOh-1F7h 3F6h-3F7h 14<br />2 170h-177h 376h-377h 15или 10<br />3 1E8h-1Efh 3Eeh-3Efh 12 или 11<br />4 168h-16Fh 36Eh-36Fh 10 или 9<br />На системных платах с шиной PCI стандартом является установка двухканального адаптера, занимающего ресурсы каналов 1 и 2. В идеальном варианте двухканаль-ные контроллеры имеют шины, полностью изолированные друг от друга буферными и логическими схемами. В самом дешевом варианте они используют общие буферы для линий данных и управляющих сигналов и отдельные только для некоторых сугубо индивидуальных сигналов. С точки зрения логики здесь все в порядке, но следует учитывать нагрузочную способность (влияние паразитных параметров): суммарная длина обоих ленточных кабелей не должна превышать 46 см, а суммарная емкость каждой линии со всеми устройствами не должна превышать 35 пФ. Иначе на высокоскоростных режимах обмена возможны неконтролируемые искажения передаваемых данных. Стандарт ATA/ATAPI-6 предписывает следующее.<br />- В каждом канале должны быть собственные формирователи управляющих сигналов DIOR#, DIOW# и приемник IORDY (рекомендуемый вариант); либо должны быть раздельные формирователи CSO# и CS1# (второй вариант логичнее, но хуже в плане помех). Такая конфигурация позволяет использовать все режимы обмена, кроме Ultra DMA.<br /> <br />- Для поддержки Ultra DMA 0,1 и 2 (до 33 Мбайт/с) к этим требованиям добав<br />ляется наличие раздельных формирователей сигнала DMACK#.<br />- Для поддержки Ultra DMA 3 и выше (44-100 Мбайт/с) все линии должны<br />иметь раздельные приемопередатчики. Общими могут быть только сигналы<br />RESET*, INTRQ, DA(2:0), CSO#, CS1# и DASP#, но стандарт этого не рекомендует.<br />Поскольку скорость программного обмена задается хост-адаптером, интересно индивидуальное программирование режимов РЮ Mode для каждого канала/устройства. Ряд чипсетов этого не допускает и при инициализации назначает общий минимальный режим. В результате подключение «тихоходного» устройства замедляет обмен быстрого соседнего устройства.<br />Современные системные платы оснащаются высокопроизводительными контроллерами шины AT А, обеспечивающими прямое управление шиной PCI (bus mastering) при обмене с устройствами в режимах DMA и Ultra DMA. Прямое управление шиной повышает суммарную производительность компьютера в многозадачных и многопоточных операционных системах. Сами по себе режимы DMA не дают выигрыша в скорости обмена по шине АТА - только режимы UltraDM A Mode 1 и выше превосходят по скорости режим РЮ Mode 4 (см. табл. 9.7). Однако обмен в режиме DMA значительно меньше загружает центральный процессор компьютера, и параллельно с дисковым обменом процессор может заниматься обработкой других потоков (задач). В однозадачных (и однопоточных) системах во время дискового обмена процессор все равно ничем другим не занимается, поэтому для них хорош и режим РЮ Mode. Для реального использования режима прямого управления в операционной системе должен быть установлен специальный драйвер Bus-Master, соответствующий используемому контроллеру АТА (как правило, чипсету системной платы). Стандартный контроллер PCI IDE описан ниже. Операционная система MS-DOS режимы DMA (и прямое управление) не использует. Для многозадачных ОС (Windows 9x/NT/2000, OS/2, Unix, Linux, NetWare...) драйверы могут входить в комплект поставки ОС или поставляться производителями системных плат (контроллеров АТА). И наконец, режим DMA должны поддерживать подключаемые устройства. Практически все современные устройства поддерживают Ultra DMA (или Multiword DMA), но если в паре с таким устройством к одному контроллеру подключено старое устройство, не поддерживающее этот режим, то прогрессивные режимы могут оказаться недоступными (по вине чипсета или драйвера) и для нового устройства.<br />ВНИМАНИЕ <br />Режим UltraDMA привлекателен не только скоростью и разгрузкой процессора, но и контро-лем достоверности передач по шине АТА (правда, этот контроль корректно работает не со всеми драйверами).<br />Поскольку контроллеры АТА подключаются к 32-разрядной шине PCI, в них ввели возможность обращения к регистру данных АТА двойными словами. При этом за одну 32-битную операцию процессора и шины PCI по шине АТА последовательно передаются два 16-битных слова. Возможностью 32-разрядного доступа к регистру данных можно управлять через параметр IDE 32-bit Transfer (Enable/Disable) BIOS Setup.<br /> <br />Более сложные контроллеры (отдельные карты расширения) могут иметь собственную кэш-память и управляющий процессор. Они могут аппаратно поддерживать «зеркальные» диски и организовывать RAID-массивы АТА-дисков. Некоторые адаптеры позволяют соединять несколько физических дисков в один логический на уровне вызовов BIOS.<br />Адаптеры АТА одно время часто размещали на звуковых картах (для подключения CD-ROM). По умолчанию им назначают ресурсы канала 3 или 4. К этим каналам можно подключать винчестеры, но будет ли их там искать BIOS во время теста POST - вопрос. Современные версии BIOS позволяют хранить конфигурационные параметры четырех жестких дисков, более старые версии - двух. Четыре канала АТА физически позволяют подключить до восьми накопителей, но работа с ними лимитирована программными ограничениями.<br />Существуют гибридные адаптеры для подключения АТА HDD к шинам XT и МСА или, например, к LPT-порту. В последнее время получили распространение переходные адаптеры, позволяющие подключать устройства AT A/ AT API к шине USB. При использовании USB 2.0 простота подключения внешнего устройства будет сочетаться и с высокой скоростью передачи данных.<br />Контроллер PCI IDE<br />Для шины PCI существует стандартный вариант интерфейса контроллера IDE (название «АТА» здесь не очень уместно, поскольку оно ориентировано на ISA-подобную шину). Спецификация «PCI IDE Controller Specification» появилась еще в 1994 году, она описывала реализацию контроллера, совместимого с интерфейсом АТА. По сравнению с обычным контроллером, у данного контроллера в блоке управляющих регистров имеется лишь один адрес (устаревший регистр адреса недоступен). Чуть позже была опубликована спецификация «Programming Interface for Bus Master IDE Controller», описывающая работу с устройствами в режиме DMA с прямым управлением шиной. Двухканальный контроллер является одной функцией PCI; четырехканальный контроллер будет уже многофункциональным устройством PCI. Для контроллера определены два режима распределения ресурсов:<br />- режим совместимости (compatibility), в котором каналам выделяются тради<br />ционные области адресов ввода-вывода и линии прерываний;<br />- естественный режим PCI (native-PCI), в котором базовые адреса блоков регистров и линии прерывания задаются в регистрах конфигурационного пространства и могут быть произвольно перемещаемы в любую область.<br />Распределение ресурсов для контроллера приведено в табл. 9.9. В режиме совместимости контроллер может работать только на первичной шине PCI, поскольку мост PCI-PCI не будет транслировать обращения по стандартным адресам на другую шину. В режиме PCI с перемещаемыми ресурсами контроллер может находиться на любой шине. Конкретный контроллер может поддерживать изменение режима или один из режимов. Если контроллер по умолчанию (или всегда) работает в режиме совместимости, то для ПО он «прозрачен» - работа с ним не отличается от традиционного контроллера АТА. Текущий режим и возможность<br />его смены отражается в байте программного интерфейса, являющегося последним элементом идентификатора класса устройства. Байт интерфейса имеет следующее назначение битов:<br />- бит 7 (bus mastering) - возможность работы в режиме прямого управления;<br />- биты 6:4 - 000 (признак стандартного интерфейса, соответствующего PCI IDE Controller Specification);<br />- бит 3 - индикатор программируемое™ режима для второго канала (возможности изменения бита 2);<br />- бит 2 - режим второго канала: 0 - совместим со стандартным контроллером ATA IDE, 1 - PCI IDE;<br />- бит 1 - индикатор программируемости режима для первого канала (возможности изменения бита 0);<br />- бит 0 - режим первого канала: 0 - совместим с ATA IDE, I - PCI IDE.<br />Таблица 9.9. Ресурсы контроллера PCI IDE<br />Ресурс Режим совместимости: Естественный режим PCI:<br />ресурсы для каналов базовый адрес (смещение<br />в конфигурационном пространстве) для канала<br />12 12<br /><br />Блок командных регистров 1FOh-1F7h 170h-177h 10h 14h<br />Блок управляющих регистров 3F6h 376h 18h 1Ch<br />Прерывание 14 15 <br />Типовой контроллер имеет класс 01:01:80h и реализован в чипсетах большинства современных системных плат. Контроллер выглядит как расширение стандартного АТА-контроллера, обеспечивающего доступ к регистрам устройств AT A/ AT API по известным адресам. Расширение касается прямого управления шиной PCI (bus mastering), благодаря которому можно реализовать обмен данными с устройствами в режимах DMA. Контроллер позволяет использовать все доступные ему режимы обмена РЮ (3,3-16,6 Мбайт/с), режимы DMA в стиле контроллера 8237 А (2-16,6 Мбайт/с) и режимы UltraDMA (16,6-100 Мбайт/с). Все настройки временных параметров выполняются через конфигурационные регистры PCI, их состав может быть специфичным. Однако с этими регистрами должна иметь дело только процедура POST, устанавливая для каждого обнаруженного устройства AT A/ AT API оптимальные режимы РЮ и DMA/UltraDMA. В эти настройки может вмешаться пользователь, установив какие-либо ограничивающие параметры в BIOS Setup. В итоге после конфигурирования во время POST при обращении программ к устройствам остается выбор лишь между РЮ и DMA (если устройство поддерживает DMA). Для обмена в режиме РЮ никаких специальных дей-ствий не требуется, программа просто выполняет чтение или запись в регистр данных командами REP IN5/OUTS. Для обмена в режиме DMA требуется «зарядить» и запустить контроллер прямого управления, о чем и пойдет речь ниже.<br /> <br />Двухканальный контроллер имеет 16-байтный блок регистров, расположенный в пространстве портов ввода-вывода. Базовый адрес блока хранится в конфигурационном пространстве устройства по смещению 20h (берутся младшие 16 бит двойного слова). Расположение регистров в блоке показано в табл. 9.10, имена регистров имеют префикс BMI (Bus Master IDE) и окончание Р (Primary) для первого канала, S (Secondary) - для второго; в описании будем использовать окончание х (любой канал).<br />Таблица 9.10. Блок регистров контроллера PCI IDE<br />Смещение для канала Длина, байт Регистр для первого/второго каналов<br />J 2 <br />0 8 1 BMICP/BMICS (RW) - регистр команд: бит 0:<br />1 - запуск, 0 - останов; бит 3 - направление: 0 - чтение памяти, 1 - запись в память; биты 1 -2, 3-7 - резерв (0)<br />1 9 1 Резерв (0)<br />2 OAh 1 BMISP/BMISS- регистр состояния: бит 0 (R/O) -<br />активность канала; бит 1 (RWC) - ошибка обмена по PCI; бит 2 (RWC) - запрос прерывания от устройства; биты 3-4 - резерв (0); бит 5 (RW) - устройство 0 поддерживает DMA; бит 6 (RW) - устройство 1 поддерживает DMA; бит 7 - признак симплексного режима (1, если каналы не могут работать одновременно)<br />3 OBh 1 Резерв (0)<br />4 ОСИ 4 BMIDPTP/BMIDPTS(RW)- адрес таблицы<br />дескрипторов<br />Регистр команд BMICx, доступный по чтению и записи, используется для запуска контроллера и задания направления передачи. Запуск осуществляется при переходе бита 0 из нуля в единицу, останов для текущего сеанса необратим. Останов контроллера (сброс бита) обычно выполняют по окончании выполнения команды ATA/ATAPI (по прерыванию). Преждевременный останов приведет к ошибке выполнения команды с соответствующим сообщением. Направление должно быть задано до запуска контроллера, изменять его «на ходу» нельзя.<br />В регистре состояния BMISx биты 1 и 2 устанавливаются аппаратно, а сбрасываются при записи байта с единичным значением в соответствующем бите. После сброса бита запроса прерывания он снова установится только по следующему фронту сигнала прерывания от устройства. Биты 5 и 6 устанавливаются программно, обычно когда POST определяет возможности подключенных устройств и программирует режимы контроллера. Регистр состояния должен быть прочитан после завершения выполнения команды для определения успешности операций на шине PCI. В регистр ВМI DPTx заносят адрес таблицы дескрипторов областей памяти, с которыми производится обмен данными. Контроллер способен при чтении памяти собрать поток данных из произвольного числа областей (gathered read), а при записи «разбросать» поток по этим областям (scatter write). Такая возможность ветречалась еще в EISA-системах, она позволяет преодолевать барьеры на границах страниц, свойственные стандартным контроллерам DMA и страничной переадресации процессоров х86. Каждый дескриптор занимает 8 байтов:<br />- байты 0-3 (двойное слово) - физический адрес начала области (четный);<br />- байты 4-5 (слово) - счетчик байтов (четный, 0000 соответствует 65 536);<br />- байты 6-7 (слово) - признак конца таблицы (бит 15), биты 0-14 не используются (0).<br />Каждая область может быть расположена в произвольном месте памяти (кроме отображаемой на шину ISA) и иметь произвольный размер, но не должна пересекать границы страниц размером 64 Кбайт. Таблица дескрипторов должна быть выровнена по границе двойного слова и не должна пересекать границы страниц, имеющих размер 64 Кбайт. Число дескрипторов в таблице произвольно, последний должен содержать признак конца таблицы. Обмен начинается с области, описанной первым дескриптором; за ней идет область следующего дескриптора и так далее до последнего. Контроллер остановится по исчерпании счетчика в по-следнем дескрипторе или по инициативе устройства, если в обмене должно участво-вать меньшее число данных. Если устройству данных не хватит, оно укажет на ошибку при завершении команды.<br />После запуска контроллера второй и нулевой биты регистра состояния отражают следующие ситуации:<br />- 0,1 - происходит обмен с памятью, прерывания по концу операции еще нет;<br />- 1,0 - обмен завершен, переданный объем соответствует объему описанных буферов (нормальное завершение);<br />- 1,1 - устройство завершило обмен, но по команде АТА передано меньше данных, чем описано в таблицах (допустимое завершение);<br />- 0,0 - ошибка на шине (бит 1), или в таблицах описано меньше данных, чем в команде АТА.<br />Конфигурирование устройств<br />Устройства АТА перед подключением к шине должны быть корректно сконфигурированы. Конфигурирование подразумевает выбор типа интерфейса и определение адреса устройства. Тип интерфейса - XT или AT - определяется моделью накопителя. В изделиях фирмы Seagate, например, тип обозначается последней буквой в шифре модели: А - АТА (16 бит,) X - для XT (8 бит), а сочетание АХ означает возможность выбора AT/XT с помощью джампера.<br />Существует два способа задания адреса устройства - кабельной выборкой или явным заданием адреса на каждом из устройств. Режим кабельной выборки включается перемычкой CS (Cable Select - кабельная выборка). В этом случае о http://intpc.ru/140-posledovatelnyjj-interfejjs-serial-ata.html Параллельный интерфейс АТА исчерпал свои ресурсы пропускной способности, достигшей 100 Мбайт/с в режиме UltraDM A Mode 5. Интерфейсы устройств хранения jcrush Mon, 29 Dec 2008 19:36:03 +0300 Параллельный интерфейс АТА исчерпал свои ресурсы пропускной способности, достигшей 100 Мбайт/с в режиме UltraDM A Mode 5. Для дальнейшего повышения пропускной способности интерфейса (но, конечно же, не самих устройств хранения, которые имеют гораздо меньшие внутренние скорости обмена с носителем) было принято решение о переходе на последовательный интерфейс. Цель перехода - улучшение и удешевление кабелей и коннекторов, улучшение условий охлаждения устройств внутри системного блока (избавление от широкого шлейфа), обеспечение возможности разработки компактных устройств, облегчение конфигурирования устройств пользователем. Попутно расширяется адресация блоков (достижение предельной емкости адресации АТА в 137 Гбайт не за горами). Спецификация Serial ATA версии 1.0 опубликована в 2001 г. и доступна в Сети по адресу www.serialata.org. Сейчас уже ведутся работы над новой спецификацией Serial ATA II с большей пропускной способностью и специальными средствами для поддержки сетевых устройств хранения. Приведенная ниже информация относится к версии 1.0.<br />Интерфейс Serial ATA является хост-центрическим, в нем определяется только взаимодействие хоста с каждым из подключенных устройств, а взаимодействие между ведущим и ведомым устройствами, свойственное традиционному интерфейсу АТА, исключается. Программно хост видит множество устройств, подключенных к контроллеру, как набор каналов АТА, у каждого из которых имеется единственное ведущее устройство. Имеется возможность эмуляции пар устройств (ведущее - ведомое) на одном канале, если такая необходимость возникнет. Программное взаимодействие с устройствами Serial ATA практически совпадает с прежним, набор команд соответствует ATA/ATAPI-5. В то же время аппаратная реализация хост-адаптера Serial ATA сильно отличается от примитивного (в исходном варианте) интерфейса АТА. В параллельном интерфейсе АТА хост-адаптер был простым средством, обеспечивающим программное обращение к регистрам, расположенным в самих подключенных устройствах. В Serial ATA ситуация иная: хост-адаптер имеет блоки так называемых «теневых» регистров (Shadow Registers), совпадающих по назначению с обычными регистрами устройств АТА. Каждому подключенному устройству соответствует свой набор регистров. Обраще-ния к этим теневым регистрам вызывают процессы взаимодействия хост-адаптера с подключенными устройствами и исполнение команд.<br /> <br /><br />В стандарте рассматривается многоуровневая модель взаимодействия хоста и устройства, где прикладным уровнем является обмен командами, информацией о состоянии и хранимыми данными. На физическом уровне для передачи информации между контроллером и устройством используются две пары проводов. Данные передаются кадрами, транспортный уровень формирует и проверяет корректность информационных структур кадров (Frame Information Structure, FIS). Для облегчения высокоскоростной передачи на канальном уровне данные кодируются по схеме 8В/10В (8 бит данных кодируются 10-битным символом) и скремблиру-ются, после чего по физической линии передаются по простейшему методу NRZ (уровень сигнала соответствует передаваемому биту). Между канальным и прикладным уровнем имеется транспортный уровень, отвечающий за доставку кадров. На каждом уровне имеются свои средства контроля достоверности и целостности.<br />В первом поколении Serial ATA данные по кабелю передаются со скоростью 1500 Мбит/с, что с учетом кодирования 8В/10В обеспечивает скорость 150 Мбайт/с (без учета накладных расходов протоколов верхних уровней). В дальнейшем планируется повышать скорость передачи, и в интерфейсе заложена возможность согласования скоростей обмена по каждому интерфейсу в соответствии с возможностями хоста и устройства, а также качеством связи. Хост-адаптер имеет средства управления соединениями, программно эти средства доступны через специальные регистры Serial ATA.<br />В стандарте предусматривается управление энергорежимом интерфейсов. Каждый интерфейс кроме активного состояния может находиться в состояниях PARTIAL и SLUMBER с пониженным энергопотреблением, для выхода из которых требуется заметное время (10 мс).<br />Команды, требующие передачи данных, могут исполняться в различных режимах обмена. Обращение в режиме PIO и традиционный способ обмена по DMA (legacy DMA) выполняется аналогично привычному интерфейсу АТ А. Однако внутренний протокол обмена между хост-адаптером и устройствами позволяет передавать между ними разноплановую информацию (структуры FIS определены не только для команд, состояния и собственно хранимых данных). В приложении D к спецификации описывается весьма своеобразный способ обмена по DMA, который предполагается основным (First-party DMA) для устройств Serial ATA. В традиционном контроллере DMA адаптера АТ А для каждого канала имеется буфер, в который перед выполнением операции обмена загружают дескрипторы блоков памяти, участвующей в обмене (см. п. 9.2.1). Теперь же предполагается, что адресная информация, относящаяся к оперативной памяти хост компьютера, будет доводиться до устройства хранения, подключенного к адаптеру Serial ATA. Эта ин-формация из устройства хранения при исполнении команд обмена выгружается в контроллер DMA хост-адаптера и используется им для формирования адреса текущей передачи. Мотивы и полезность этого нововведения не совсем понятны; расплатой за некоторое упрощение хост-адаптера (особенно многоканального) является усложнение протокола и расширение функций, выполняемых устройством хранения. Все-таки более привычно традиционное разделение функций, при котором задача устройств внешней памяти - хранить данные, «не интересуясь» тем, в каком месте оперативной памяти компьютера они должны находиться при операциях обмена.<br /> <br />Физический интерфейс Serial ATA<br />Последовательный интерфейс АТА, как и его параллельный предшественник, предназначен для подключений устройств внутри компьютера. Длина кабелей не превышает 1 м, при этом все соединения радиальные, каждое устройство подключается к хост-адаптеру своим кабелем. В стандарте предусматривается и непосредственное подключение устройств к разъемам кросс-платы с возможностью «горячей» замены. Стандарт определяет новый однорядный двухсегментный разъем с механическими' ключами, препятствующими ошибочному подключению. Сигнальный сегмент имеет 7 контактов (S1-S7), питающий - 15 (Р1-Р15); все контакты расположены в один ряд с шагом 1,27 мм. Назначение контактов приведено в табл. 9.11. Малые размеры разъема (полная длина - около 36 мм) и малое количество цепей облегчают компоновку системных плат и карт расширения. Питающий сегмент может отсутствовать (устройство может получать питание и от обычного 4-контактного разъема АТА). Вид разъемов приведен на рис. 9.6. Для обеспечения «горячего» подключения контакты разъемов имеют разную длину, в первую очередь соединяются контакты «земли» Р4 и Р12, затем остальные «земли» и контакты предзаряда конденсаторов в цепях питания РЗ, Р7 и Р13 (для уменьшения броска потребляемого тока), после чего соединяются основные питающие контакты и сигнальные цепи.<br />Таблица 9.11. Разъем Serial ATA Контакт Цепь Назначение<br /><br />51 GND Экран<br />52 А+ Дифференциальная пара сигналов А<br />53 А- Дифференциальная пара сигналов А<br />54 GND Экран<br />55 В- Дифференциальная пара сигналов В<br />56 В+ Дифференциальная пара сигналов В<br />57 GND Экран<br />Ключи и свободное пространство<br />Р1 V33 Питание 3,3 В<br />Р2 V33 Питание 3,3 В<br />РЗ V33 Питание 3,3 В, предзаряд<br />Р4 GND Общий<br />Р5 GND Общий<br />Р6 GND Общий<br />Р7 V5 Питание 5 В, предзаряд<br />Р8 V5 Питание 5 В<br />Р9 V5 Питание 5 В<br />Р10 GND Общий<br />Р11 Резерв <br />Р12 GND Общий<br />Р13 V12 Питание 12В, предзаряд<br />Р14 V12 Питание 12 В<br />Р15 V12 Питание 12 В<br /> <br /> <br /> 9.6. Разъемы Serial ATA: a - полный разъем на устройстве, б - сигнальный сегмент кабельного разъема, в - питающий сегмент кабельного разъема, г - сигнальный сегмент разъема хост-адаптера, д - разъем хоста для непосредственного подключения устройства<br />Регистры Serial ATA<br />Каждое устройство, подключенное к адаптеру Serial ATA, представляется тремя блоками регистров, два из которых соответствуют традиционным регистрам АТА (см. п. 9.2.1) и называются «теневыми», третий блок - новый. Привязка адресов блоков к адресному пространству хоста стандартом не регламентируется; для PCI-контроллера блоки задаются регистрами конфигурационного пространства и «теневые» регистры могут располагаться по стандартным адресам АТА.<br />В блоке управляющих регистров, как и в АТА, используется лишь один (AS для чтения, DC для записи). В блоке командных регистров разрядность регистров SC, SN, CL и СН расширена до 16 бит, назначение младших байтов сохранилось. В режиме LBA старшие байты регистров SN, С L и СН несут биты логического адреса [24:31], [32:39] и [40:47] соответственно. В регистре D/H бит DEV игнорируется (при эмуляции пар устройств на одном канале бит DEV используется для выбора устройства). Из спецификации не совсем ясно, используются ли младшие биты D/H для задания бит LBA[27:24], поскольку эти же биты фигурируют в старшем байте SN.<br />Новый блок регистров SCR (Serial ATA Status and Control registers) состоит из 16 смежных 32-разрядных регистров SCR0-SCR15, из которых пока определены лишь 3 (остальные зарезервированы).<br />Регистр SStatus (SCR0) - регистр текущего состояния интерфейса хост адаптера (только чтение).<br />- Биты [3:0] - поле DET, подключение устройств:<br />• 0000 - устройство не обнаружено, физической связи нет;<br />• 0001 - устройство обнаружено, но физическая связь не установлена;<br />• ООП - устройство обнаружено, физическая связь установлена;<br />• 0100 - устройство отключено (запретом интерфейса или запуском внутреннего теста).<br /> <br />9.2. Интерфейс АТА/ATAPI (IDE) 393<br />- Биты [7:4] - SPD, скорость:<br />• 0000 - нет согласованной скорости (устройство не подключено или связь не установлена);<br />• 0001 - согласована скорость 1-го поколения.<br />- Биты [11:8] - поле IPM, состояние энергопотребления интерфейса:<br />• 0000 - устройство не обнаружено, физической связи нет;<br />• 0001 - интерфейс в активном состоянии;<br />• 0010 - интерфейс в состоянии PARTIAL;<br />• 0110 - интерфейс в состоянии SLUMBER.<br />Остальные биты и значения полей зарезервированы.<br />Регистр SError (SCR1) - регистр диагностической информации, относящейся к интерфейсу. В регистре представлены ошибки, накапливающиеся с момента последней очистки регистра. Регистр очищается операцией сброса, отдельные биты можно сбрасывать операцией записи в регистр (единицы в позициях сбрасываемых бит).<br />- Биты [15:0] - поле ERR, ошибки, обрабатываемые обычным программным<br />обеспечением:<br />• бит 9 - С - устойчивая неисправимая ошибка связи или нарушение целостности данных (может возникать при неправильном подключении, отказе или отключении устройства);<br />• бит 11 - Е - внутренняя ошибка, обнаруженная хост-адаптером (если<br />ошибка повторяется после сброса, она может быть признаком несовмести<br />мости адаптера и устройства);<br />• бит 0 - I - исправленное нарушение целостности данных (не требует действий со стороны ПО, но может учитываться, например, для принятия решения о снижении скорости);<br />• бит 1 - М - исправленная ошибка связи (может возникать при временном отключении устройства, потере синхронизации, не требует действий со стороны ПО);<br />• бит 10 - Р - протокольная ошибка, требует сброса интерфейса и повтора операции (в случае устойчивости может быть признаком несовместимости устройства и адаптера);<br />• бит 8 - Т - не исправленное нарушение целостности данных, требует повтора операции.<br />- Биты [31:16] - поле DIAG, используемое диагностическим ПО:<br />• бит 19 - В - ошибка декодирования 10В/8В;<br />• бит 21 - С - ошибка CRC на канальном уровне;<br />• бит 20 - D - ошибка паритета блоков данных (Disparity);<br />• бит 26 - F - неопознанный тип FIS (ошибка, обнаруженная на транспортном уровне при корректном CRC-коде);<br />• бит 17 - I - внутренняя ошибка физического уровня интерфейса;<br /> <br />394 Глава 9. Интерфейсы устройств хранения<br />• бит 16 - N - сигнал готовности физического уровня менял состояние;<br />• бит 22 - Н - ошибка подтверждения кадров (может возникать как следствие ошибок В, С, D);<br />• бит 23 - S - ошибка последовательности состояний канального уровня;<br />• бит 24 - Т - ошибка на транспортном уровне;<br />• бит 18 - W - обнаружен пробуждающий сигнал Сотт Wake.<br />Остальные биты зарезервированы.<br />Регистр SControl (SCR2) - регистр управления интерфейсом (запись и чтение).<br />- Биты [3:0] - поле DET, управление обнаружением и инициализацией устройств:<br />• 0000 - нет действий;<br />• 0001 - инициализация и установление соединения (эквивалентно аппаратному сбросу);<br />• 0100 - запрет интерфейса и перевод физического уровня в режим Offline.<br />- Биты [7:4] - поле SPD, задает ограничение на скорость при согласовании соединений:<br />• 0000 - нет ограничений;<br />• 0001 - скорость не выше 1-го поколения.<br />- Биты [11:8] - поле IPM, управление энергорежимом интерфейса:<br />• 0000 - нет ограничений;<br />• 0001 - запрет перехода в состояние PARTIAL;<br />• 0010 - запрет перехода в состояние SLUMBER;<br />• 0011 - запрет перехода в состояние PARTIAL и SLUMBER.<br />Остальные биты и значения полей зарезервированы. http://intpc.ru/141-interfejjsy-i-konstruktivy-tverdotelnykh.html Твердотельные устройства хранения используются в миниатюрных компьютерах, а также компьютеризированных цифровых устройствах бытовой электроники - фотокамерах, плейерах, приемниках глобальной системы позиционирования (GPS), музыкальных инструментах и прочих. Интерфейсы устройств хранения jcrush Mon, 29 Dec 2008 19:37:15 +0300 Твердотельные устройства хранения используются в миниатюрных компьютерах, а также компьютеризированных цифровых устройствах бытовой электроники - фотокамерах, плейерах, приемниках глобальной системы позиционирования (GPS), музыкальных инструментах и прочих. В большинстве своем эти устройства основаны на микросхемах флэш-памяти, в наиболее современных используется память со структурой NAND (см. п. 7.3.2). Этому типу флэш-памяти присуще быстрое чтение, запись и стирание небольших блоков (256 или 512 байт), что удобно для записи файлов. Правда, для этой памяти характерны довольно медленное чтение произвольного байта и отсутствие возможности побайтной записи, но приложениям этих карт такая возможность и не требуется, поскольку они ориентированы на блочный обмен. Устройства на флэш-памяти являются энергонезависимыми (в режиме хранения не требуют питания), экономичными в плане потребления, особенно при чтении, достаточно производительными, но, увы, недешевыми. Запись на эти носители специфична: быстрее всего она выполняется в чистый (стертый) блок (сектор диска), а перезапись требует относительно длительного стирания. Кроме того, флэш-память имеет хоть и большое (порядка 105), но ограниченное число циклов стирания-записи - как ни странно, у носителей с подвижным носителем с этим ограничением не сталкиваются. Устройства хранения обычно представляют комбинацию собственно микросхем памяти и микроконтроллера, обеспечивающего внешние интерфейсные функции. Этим они отличаются от карт памяти с линейным доступом, например Miniature Card, на которых располагаются только микросхемы памяти (встроенный контроллер не требуется).<br />Есть и другие твердотельные хранители - например, ферроэлектрическая память (FRAM), но пока что массового применения они не имеют. Менее чем за десятилетие устройства хранения на флэш-памяти прошли большой путь от электронных «дисков» («винчестеров») размером в 3" до современных, размером с почтовую марку. Интерфейсы твердотельных устройств хранения - карт внешней памяти - тесно связаны с их конструктивами; основные характеристики наиболее распро-страненных карт приведены в табл. 9.12.<br />Таблица 9.12. Основные характеристики карт внешней памяти<br /><br /> CompactFlash SmartMedia MultiMedia Sequre Miniature<br /> Card Card Digital Card<br />Длина 36,0 45,0 32,0 32,0 33,0<br />Ширина 43,0 37,0 24,0 24,0 38,0<br />Высота 3,3/5,0 0,76 1,4 2,1 3,5<br />Коннектор Штырьковый Печатный Печатный Печатный Эластомер<br />Число контактов 50 22 7 9 60<br />Вышеперечисленные карты можно подключать и к обычным компьютерам. Для этого существуют различные адаптеры: для слотов PC Card (к блокнотным ПК), для шины USB (для самых разных ПК) и для других внешних интерфейсов. С помощью этих адаптеров компьютер «видит» подключенную карту как обычный сменный носитель информации (диск). Конечно, компьютеры общего назначения в такой внешней памяти не нуждаются - своя и больше, и дешевле. Главная цель подключения карты к ПК - быстрая передача прикладных данных бытового устройства (фотографий, музыки и т. п.) или перенос (хранения) информации (вместо дискет).<br />В качестве интерфейса твердотельных устройств хранения может использоваться и самый обычный вариант AT А. Существуют устройства DOM (Disk On Module) - небольшие модули, которые вставляются в обычный 40-контактный разъем АТА, имеющийся на любой современной системной плате. Правда, этот «винчестер» не блещет выдающимися параметрами: объем - 4-256 Мбайт, средняя скорость передачи данных - 1,6 Мбайт/с, удельная стоимость хранения - около $1,5 за мегабайт. Внутри модуля находится флэш-память структуры NAND с контроллером, эмулирующим систему команд АТА. Основное применение этих модулей - хранение ПО встраиваемых компьютеров, но можно ими пользоваться и как сменными устройствами хранения.<br /> http://intpc.ru/142-compactflash.html Карты CompactFlash, поддерживаемые ассоциацией CFA (Compact Flash association), широко используются в различных электронных приборах Интерфейсы устройств хранения jcrush Mon, 29 Dec 2008 19:39:04 +0300 Карты CompactFlash, поддерживаемые ассоциацией CFA (Compact Flash association), широко используются в различных электронных приборах: цифровых фотокамерах, фотопринтерах, МРЗ-плейерах, цифровых диктофонах, персональных коммуникаторах и, конечно же, компьютерах - настольных, карманных, автомобильных. Карты имеют размер 42,8 х 36,4 х 3,3 мм (4 мм с учетом выступа) и 50-контактный разъем (розетка на карте, двухрядный штырьковый разъем с шагом 1,27 мм на слоте). Назначение контактов приведено в табл. 9.13. Через переходник с 50 на 68-контактный разъем карты могут устанавливаться в слот PC Card Type II или III, имеющийся практически во всех блокнотных ПК. Объем памяти выпускаемых в настоящее время карт - от 4 Мбайт до 1 Гбайт, напряжение питания - 5 или 3,3 В. Карты могут работать в одном из трех режимов: карт памяти (Mem), карт ввода-вывода PC Card (I/O), «чистого» режима IDE (ATA). В первых двух режимах карты работают с теми же интерфейсными сигналами, что и PC Card. В режиме IDE электрический интерфейс и система команд полностью совместимы со спецификацией АТА (см. п. 9.2.1), правда, обмен данными возможен только в режиме РЮ. Режим IDE выбирается заземлением на стороне хоста сигнала ATA_SEL#. При этом из шины адреса используются только А[2:0] (остальные заземлены хостом); шина данных при обращениях к регистрам АТА имеет разрядность 8 бит, а при передаче данных - 16. Сигналы CSO# и CS1# используются для выбора блока командных и управляющих регистров соответственно. Сигналы PDIAG#, DASP#, CSEL#, RESET* и IORDY соответствуют спецификации АТА. Сигналом CSEL# выбирается роль карты: при заземленном контакте - устройство 0 (master), при разомкнутом - устройство 1 (slave); можно воспользоваться и «кабельной выборкой». Сигналы REG# и WE# должны подключаться к шине питания (Vcc). Сигналы CD1# и CD2# являются индикаторами установки карты (их контакты замыкаются последними, на карте они заземлены). В табл. 9.14 описан чисто пассивный переходник, позволяющий подключить карту Compact Flash к обычному порту АТА (IDE), имеющемуся на любой современной системной плате.<br /> <br /><br /><br /> <br />Таблица 9.13. Назначение контактов карт CompactFlash<br /> <br />№ Mem<br /> <br />I/O<br /> <br />IDE<br /> <br />№ Mem<br /> <br />I/O<br /> <br />IDE<br /> <br /><br />1 GND GND GND 26 CD1# CD1# CD1#<br />2 DOS DOS DOS 27 D11 D11 D11<br />3 D04 D04 D04 28 D12 D12 D12<br />4 DOS DOS DOS 29 D13 D13 D13<br />5 D06 D06 D06 30 D14 D14 D14<br />6 D07 D07 D07 31 D15 D15 D15<br />7 CE1# CE1# CSO# 32 CE2# CE2# CS1#<br />8 A10 A10 A10 33 VS1# VS1# VS1#<br />9 OE# OE# ATA_SEL# 34 IORD# IORD# IORD#<br />10 A09 A09 A09 35 IOWR# IOWR# IOWR#<br />11 A08 A08 A08 36 WE# WE# WE#<br />12 A07 A07 A07 37 RDY/BSY IREQ INTRQ<br />13. VCC VCC VCC 38 VCC VCC VCC<br />14 A06 A06 A06 39 CSEL# CSEL# CSEL#<br />15 A05 A05 A05 40 VS2# VS2# VS2#<br />16 A04 A04 A04 41 RESET RESET RESET#<br />17 A03 A03 A03 42 WAIT* WAIT# IORDY<br />18 A02 A02 A02 43 INPACK* INPACK* INPACK#<br />19 A01 A01 A01 44 REG# REG# REG#<br />20 AGO AOO AOO 45 BVD2 SPKR# DASP#<br />21 DOO DOO . DOO 46 BVD1 STSCHG# PDIAGtf<br />22 D01 D01 D01 47 D08 DOS DOS<br />23 D02 D02 D02 48 D09 D09 D09<br />24 WP IOIS16* IOCS16* 49 D10 D10 D10<br />25 CD2# CD2# CD2# 50 GND GND GND<br />Таблица 9.14. Переходник CompactFlash Card - ATA<br /> <br />ATA, конт. № Цепь<br /> <br />CFC, конт. № CFC, конт. № Цепь<br /> <br />ATA, конт. №<br /> <br /><br /> <br />2<br />11<br />9<br />7<br />5<br />3<br />37<br />GND1<br />GND'<br />GND1<br />GND1<br />GND1<br />+5V2<br />GND1<br /> <br /><br />GND 1<br />DOS 2<br />D04 3<br />DOS 4<br />D06 5<br />D07 6<br />CSO# 7<br />A10 8<br />ATA_SEL# 9<br />A09 10<br />A08 11<br />A07 12<br />VCC 13<br />A06 14<br /> <br />26 27 28 29 30 31 32 33 34 35 36 37 38 39<br /> <br /><br />CD1# -<br />D11 10<br />D12 12<br />D13 14<br />D14 16<br />D15 18<br />CS1# 38<br />VS1# -<br />IORD# 25<br />IOWR# 23<br />WE# +5V2<br />INTRQ 31<br />VCC +5V2<br />CSEL# 283<br /> продолжение &<br /><br />Таблица 9.14 (продолжение)<br /> <br />АТА, конт. № Цепь CFC, конт. № CFC, конт. № Цепь<br /> <br />ATA, конт. №<br /> <br /><br />GND1 А05 15 40 VS2# -<br />GND1 А04 16 41 RESET* 1<br />GND1 АОЗ 17 42 IORDY 27<br />36 А02 18 43 INPACK# -<br />33 А01 19 44 REG# +5V2<br />35 АОО 20 45 DASP# 39<br />17 DOO 21 46 PDIAG# 34<br />15 D01 22 47 D08 4<br />13 D02 23 48 D09 6<br />32 IOCS16# 24 49 D10 8<br />- CD2# 25 50 GND GND'<br />1 С шиной GND должны быть соединены контакты 2,19,22,24,26,30 и 40 разъема АТА, а также контакт разъема питания.<br />2 Питание +5V на переходник подается от дополнительного разъема.<br />3 Возможно подключение не к разъему АТА, а к шине GND через джампер: замкнут - ведущее устройство, разомкнут - ведомое. http://intpc.ru/143-smartmedia-card.html Карты SmartMedia Card, поддерживаемые ассоциацией PCMCIA, предназначены примерно для того же круга приложений, что и CompactFlash. Интерфейсы устройств хранения jcrush Mon, 29 Dec 2008 19:40:00 +0300 Карты SmartMedia Card, поддерживаемые ассоциацией PCMCIA, предназначены примерно для того же круга приложений, что и CompactFlash. Они совсем тонкие, имеют менее «нежный» печатный разъем с малым числом контактов (всего 22) и не боятся не только повышенной влажности, но и воды. Карты основаны на микросхемах флэш-памяти с организацией запоминающих ячеек NAND. Средняя скорость передачи данных - 2 Мбайт/с, пиковая - до 10. Вид карт приведен на рис. 9.8, назначение контактов -в табл. 9.15. Карты на 5 В выпускаются объемом 16и32 Мбит (2 и 4 Мбайт). Карты на 3,3 В выпускаются объемом 16, 32 или 64 Мбит (2, 4, 8 Мбайт); у них контакт 17 соединен с Vcc. Для карт SmartMedia выпускают простые переходные адаптеры на слот PC Card Type II. Появились даже устройства FlashPath™ для считывания этих карт в обычном дисководе(!) 1,44 Мбайт.<br /><br /><br />Таблица 9.15. Назначение контактов SmartMedia Card<br />№ Цепь № Цепь<br /><br />22 VCC(5 B) 1 Vss<br />21 СЕ# 2 CLE<br />20 RE# 3 ALE<br />19 R/B 4 WE#<br />18 GND 5 WP#<br />17 Power Detect 6 1/01<br />16 I/08 7 I/02<br />15 I/O? 8 I/O3<br />14 I/06 9 I/O4<br />13 I/O5 10 Vss<br />12 Vcc 11 vss<br />